より高速なPCBを得るためには、設計者は回路基板を設計する際に、建築材料、素子相互接続、配線レイアウトの3つの主要分野に注意する必要があります。
建築材料
PCB設計の過程で、設計者は主にPCB材料の2つの主要な特性を考慮している。1つは誘電率で、もう1つは損失正接である。誘電率は回路基板を通過する信号の速度に影響する。損失角とは、材料中の吸収によって失われる信号量を指す。FR 4は低周波回路を構築するための一般的な材料であるが、周波数が1 GHzを超える回路には、より高品質な材料が必要である。
コンポーネントの相互作用
高周波板の設計者にとって、素子とPCBとの接続点を考慮することは非常に重要である。表面実装デバイス(SMD)の使用は、構造的特徴とリード長さが小さいため、この問題を大きく解決することができる。しかし、周波数が増加するにつれて、SMD形式を含む受動素子は非理想的な特性を有することができる。設計者はこの点を考慮して、これらの特性を補償しなければならない。
トラックレイアウト
設計者が建築材料とコンポーネントの選択を満足して決定すると、低電力環境での高速運転に力を入れなければなりません。これは次の点に関連しています。
・車両騒音の発生を最小限に抑える
・トレース間のクロストークを最小限に抑える
・地面リバウンドの影響を減らす
・インピーダンス整合
・正しい信号線端子接続
騒音発生を最小限に抑える
騒音を減らすには主に2つの側面がある。1つは包括的な電力分配であり、もう1つは電力ノイズフィルタリングに関する。
PCB全体に電源を割り当てるために、設計者は電源プレーンまたは電源バスネットワークを使用することができます。一般に、多層PCB上の電力層は、VccおよびGNDをデバイスに伝送する2つ以上の金属層から構成される。電源平面はPCBのほぼ全域をカバーしているため、これらの平面の直流抵抗は低い。したがって、パワープレーンはすべてのデバイスにVccレベルを均一に分配しながらVccレベルを一定に維持する。また、ノイズ保護、極めて高い電流吸収能力、PCBが搬送する信号の良好な遮蔽を提供します。
電源平面の代替案は、VccとGNDをデバイスに転送する2つ以上の広い金属トレースからなる電源バスである。この方法はパワープレーンよりも安価なので、2層PCBはよく使用されています。電源バスネットワークを使用して設計する場合、設計者はトレース幅をできるだけ広くする必要があります。しかし、電力平面に比べて、電力バスネットワークの直流抵抗ははるかに低い。
アナログ電源とデジタル電源を搭載した平面と電源バスを分離することで、両者の相互作用を防ぐことができるため、空気伝播ノイズの発生を最小限に抑えることができます。しかし、フルデジタルシステムは、設計者が既存のレイヤ上にパーティションアイランドまたは分離プレーンを作成しない限り、個別のアナログパワープレーンを持たない可能性があり、新しいパワープレーンを追加することは非常に高価になる可能性があります。
システム上のアナログ電源とデジタル電源との間のこれらの平面を分離することを推奨していますが、これらの2つの回路タイプの間には不必要な相互作用がある可能性があります。
痕跡間の相互作用を最小化
水平線間の不必要な信号結合はクロストークを引き起こす可能性がある。設計者は、適切な配線、およびレイヤスタックにおけるマイクロストリップおよびストリップラインレイアウトの使用により、クロストークを最小限に抑えることができる。
隣接する2つの信号レイヤを強制的に使用する場合、設計者は、1つのレイヤ内のすべてのトレースを次のレイヤのトレースと一定の角度にして配線することにより、クロストークを最小限に抑える。クロストークを最小化するための他の技術は、信号層と隣接する平面との距離を最小化し、2つの信号層間の距離を増やすことである。
地面のリバウンドの影響を軽減
より速いデジタルデバイスを使用し、出力切り替え時間を短縮し、負荷容量が解放されると、デバイス出力はより高い過渡電流を表示します。また、論理高から論理低に同時に切り替えるデバイスの複数の出力が存在してもよい。同時に、電流を地面に注入すると一時的に地上電位が上昇し、ベースラインが変化する可能性があります。この現象は地面の反発です。接地リバウンドに影響する主な条件には、負荷容量、ソケットインダクタンス、同時スイッチ出力の数が含まれます。
設計者は、次の設計方法を使用して地面のスプリングバックを削減します。
・キャパシタパッドの近くにビアを配置するか、それらの間に短くて広いトレースを使用する
。電源ピンから電源平面、アイランド、またはデカップリングキャパシタに至る広いトレースと短いトレースを使用します。これは、直列インダクタンスを低減することにより接地リバウンドの可能性を低減し、過渡電圧を電源ピンから電源平面に低下させる。
・各接地ピンまたは貫通孔を接地面に接続する。デイジーチェーンにより接地経路が共有され、回路電流回路の抵抗とインダクタンスが増加する
・ICメーカーの提案に従ってデカップリングコンデンサを追加する。デカップリングキャパシタは、できるだけデバイスの電源と接地ピンに近づけなければなりません。
・スイッチ出力をパッケージの接地ピンにできるだけ近づける
・プルアップ抵抗器の使用を避け、プルダウン抵抗器を使用することが多い
Vcc GND平面内の固有容量を利用するために、分離されたVccとGND平面を有する多層PCBを使用する
。同期スイッチピンの影響を受けないため、同期設計を使用します
。接地ピンと電源ピンの間の距離は非常に近く、2つのピンの電流方向が反対になるため、相互誘導が低下します。
・キャパシタパッドにより大きなビアサイズを使用することにより、デカップリングキャパシタにおけるインダクタンスを最小化する
・表面実装コンデンサを用いることによりリードインダクタンスを最大限に低減
・有効直列抵抗の低いコンデンサを使用する
インピーダンス整合と正しい信号線終端。不整合インピーダンス線に沿って往復反射した信号は、荷重受信機においてリンギングを引き起こす。リンギングは、受信機のダイナミックレンジを減少させるため、受信機のエラートリガを引き起こす可能性があります。設計者は、ソースインピーダンスがトレースインピーダンスと負荷インピーダンスに等しくなるように、適切な信号線終端を使用して反射を除去する。
インピーダンスを正しく整合させ、信号線を終端するために、設計者は次の方法で信号の完全性を確保することができます。
。クロック伝送路に穴を使用しないでください。穴を通過するとインピーダンスの変化と反射が起こるからです
を選択します。直角ベンドを使用するのではなく、ベンドトラックを使用する
。ポイントツーポイントクロックトラッキングをできるだけ多く使用し、クロック信号を終了して反射を最小限に抑える
・外部機器を用いて負荷をバッファリングし、負荷容量を制限する
・スイッチ出力端子ごとに10〜27オームの抵抗を直列に増加させ、電流を制限する
・適切な端子抵抗を配置し、伝送路と端子の間のインピーダンス整合が線路インピーダンスと等しいことを確保する
・基準平面内の層間にクロックトレース層をルーティングしてノイズを最小化する
。トレース長を5 cm以下に保持し、インピーダンスを65オーム以下に保持し、金属遅延を940 ps以下に保持し、インダクタンス値を40 nH以下に保持し、トレース容量を20 pF以下に保持し、総容量を30 pF以下に保持する。
とにかく
適切な高周波材料を選択するほか、設計者は高周波で正常に動作するように、より良いPCBレイアウトを多く使用することができます。各PCBは一意であるため、アプリケーションをカスタマイズする必要があります。PCB CADまたは設計キットソフトウェアを使用すると、幅広い機能を提供するため、設計者を助けることができます。