PCB技術 - Cadence PIに基づくPCB電源整合性解析方法

Cadence Power Integrity（PI）解析は、重要な回路基板設計ツールの流れです。これは主に現代の集積回路設計におけるPCBに応用され、電源システムの信頼性と性能を確保するために高精度の電源完全性分析を提供する。Cadence PIソリューションはSigrity技術に由来し、交流から直流までの周波数帯全体をカバーし、電源の安定性と電圧降下を深く検査することができる。

現代の高速信号の速度がますます速くなり、信号のエッジがますます急になり、チップの電源電圧がさらに低下し、クロック周波数とデータ読取速度の増加により多くの電力消費が必要になっている。電子システムの信号完全性を分析し、研究すると同時に、どのように電子システムに安定した信頼性のある電源を提供するかも重要な研究方向の一つとなっている。電力完全性工学の分析方法と実践は依然として探索段階にある。シミュレーション技術は、製造条件とテスト条件を満たす全体的な計画と設計基準の下で、製品設計の初期段階で電源完全性の問題をできるだけ多く解決するために使用されます。製品コストを最大限に削減し、開発サイクルを短縮することができます。現在、EDAツールの中には、対応する電源完全性（power integrity、PI）シミュレーション解析機能が提供されています。その中で、Allegroは良好なインタラクティブなワークインタフェースを提供し、先端製品Cadence、Orcad、Captureと緊密に統合されています。階層化された複雑なPCB設計は、最適なソリューションを提供します。本文はAllegro中のCadence PIコンポーネントを用いてARM 11コアシステムの電源完全性を分析し、そしてプリント基板の電源完全性をテストして、シミュレーション分析の結果を検証する。

1.権力完全性の理論分析

1.1配電システムの概念

電子システムにおいて、電源サブシステムの機能は、すべてのデバイスに安定した電圧基準と十分な駆動電流を提供することである。そのため、電源回路と機能回路は低インピーダンス電源接続と接地接続を持つべきである。理想的な電源システムのインピーダンスは0で、平面内の任意の点の電位は一定であるが、実際の電源システムは複雑な寄生容量とインダクタンスを持ち、電源チップが提供する電源電圧は理想的な一定値ではない。

配電システム（PDS）は、目標インピーダンス、電圧レギュレータモジュール（VPM）、電源／接地面、デカップリングキャパシタ、高周波セラミックキャパシタから構成される。

電源完全性の問題とは、高速システムにおける配電網が異なる周波数で異なる入力インピーダンスを有し、電源/接地面におけるノイズ電流Iと過渡負荷電流Iによる電圧ジッタVをもたらすことである。このような電圧変動は、平面に影響を与え、デジタル信号に安定した電圧基準を提供する一方、供給される電源電圧のジッタを招き、装置の性能に影響を与える。平面電圧変動がデバイスの許容範囲を超えると、システムは正常に動作しません。配電システム設計の鍵は目標インピーダンスZであり、式（1）と定義される：

式中、Vddはチップ電源電圧であり、リップルはシステムが許容する電圧変動であり、ΔImaxは負荷チップの最大過渡電流変化である。電源システムの目的は、限られた応答時間内に一定の電圧値で十分な駆動電流を提供することができるため、十分に低い電源インピーダンスを必要とする。

1.2電源の完全性を解決する方法

電圧調整モジュール、電源/接地面、デカップリングコンデンサ、高周波セラミックコンデンサは、異なる周波数範囲で配電システムのインピーダンスに決定的な役割を果たしている。1 KHzから数Hzの低周波範囲では、電圧調整出力電流を調整して負荷電圧を調整する、数MHZから数百MHZの中間周波数範囲では、電源ノイズは主にデカップリングキャパシタとPCBの電源/接地面によってフィルタリングされる。1 GHz以上は高周波部分にあり、電源ノイズは主にPCBの電源/接地面とチップ内の高周波キャパシタによって除去される。電力完全性シミュレーションを行う場合、本当に意味のある周波数帯域は主に数MHZから数百MHZの周波数帯域内にある。現在、電力完全性の問題を解決するには主に2つの方法があります。

1つ目は、PCBのスタック設計とレイアウトを最適化することです。高速PCB設計では、銅層全体が電源/接地面として使用され、入力インピーダンスを最小限に抑えることができます。電源と接地面は平面コンデンサと見なされ、特に中低周波段階では等価直列抵抗と等価直列インダクタンスは非常に小さく、良好なデカップリングとフィルタリング特性を有する。初期の信号完全性で完成したインピーダンス整合と現在の生産基準を結合し、層間間隔を合理的に設定し、適切な板間容量値を選択し、高速設計の電力完全性を良好に高めることができる。電源と接地面の容量値は、式（2）で推定できます。

式中、μo=8.854 pF、μr=4.5（FR-4材料校正値）、Aは電源層の銅面積（m 2）、dは銅パワー層間の間隔（m）である。シミュレーションの結果、より小さな平面キャパシタCは、より高いインピーダンス応答曲線とより高い共振周波数を有する。

2つ目はデカップリングコンデンサを配置することです。これは現在、電源の完全性の問題を解決する最も有効な方法です。高周波システムでは、配電システムにおける寄生インダクタンスは無視できず、配電システムのインピーダンスの増加に直接つながる。容量とインダクタンスは周波数領域では逆の特性を持つため、容量を添加する方法を用いてインダクタンスによるインピーダンスの増加を減らすことができる。同時に、コンデンサはエネルギー貯蔵作用を有し、絶えず変化する電流需要に非常に速い速度で応答することができるので、効果的に局所地域の電源の過渡応答能力を高めることができる。適切な容量値を持つコンデンサをどのように選択し、コンデンサの適切な配置を決定し、配電システムのインピーダンスがPCBシステムの全動作周波数範囲内で目標インピーダンスより小さくなるようにすることは、電源完全性問題を解決する鍵となっている。Cadence PIにより、開発効率を高めるために、デカップリングキャパシタの容量、量、位置を迅速に決定することができます。

2.電源完全性シミュレーション

2.1 ARM 11コアシステム

本文はシミュレーションツールとしてCadence PIを用いてARM 11コアシステムの電源完全性を分析した。本明細書におけるARM 11コアシステムは、S 3 C 6410チップを使用する。S 3 C 6410はARM 11アーキテクチャ、FBGAパッケージ、および複数の電源を必要とするチップである。本文では、チップには2つの動作電圧がある：1.2 Vコア電源、26個の電源ピン（10個のコア電源ピン、16個の論理電源ピン）、入出力インタフェース電源は3.3 Vで、30個のI/O電源ピンがある。チップ内部の動作周波数は667 MHz、外部メモリ入出力インタフェースの動作周波数は266 MHzである。ARM 11コアシステムは8層スタック構造を採用し、層間隔は信号シミュレーションインピーダンス整合と生産基準の前提の下で設定される。本文はCadence PIを用いてARM 11コア電圧電源ネットワークVDD _ ARMの電源完全性をシミュレーションした。

S 3 C 6410チップデータマニュアルによると、コア電流消費量は200 mAで、100%許容差を加えると、システムが許可する電圧変動値は4%、コア電圧は1.2 Vである。式（1）によれば、シミュレーションで目標インピーダンスを0.12μに設定した。

2.2電源完全性シミュレーション

2.2.1キャパシタ選択のシングルノードシミュレーション、分析、検証、最適化

シングルノードシミュレーションでは、電力システム内の各コンポーネントの実際の物理的接続は無視されます。電源電圧調整モジュールVRM、シミュレーション励起源、電流源とすべてのコンデンサが並列に接続されていると仮定すると、シングルノードシミュレーションは目標インピーダンス容量を維持するために必要な値を得ることができる。

2.2.2マルチノードシミュレーション、配置を最適化するためにデカップリングコンデンサを配置する

シングルノードシミュレーションはデカップリング容量のレイアウトを考慮しないため、より正確な結果を得るために、ノイズ源とデカップリング容量の配置を考慮し、全周波数範囲でマルチノードシミュレーションを行う。マルチノードシミュレーションでは、Cadence PIは、ユーザー定義に基づいて電源平面を複数のメッシュに分割し、各メッシュをモデリングします。次に、配置されたデカップリングキャパシタ、電圧調整モジュールVRM、およびノイズ源を特定のメッシュに接続します。メッシュポイントを接続して、各ノードの周波数インピーダンスシミュレーション波形を生成します。

より高い精度を得るためには、メッシュサイズはシステムの最高周波数対応波長の1/10より大きくなければならない。

2.2.3電源平面静的IR電圧降下直流電圧降下解析

チップを正常に動作させるためには、電源電圧は許容される変動範囲内に制限されなければならない。電力変動は2つの部分によって引き起こされる：直流損失と交流ノイズ。直流IR圧力降下は直流損失の主な原因である。静的IR電圧降下直流電圧降下は主に金属接続の幅と使用する層、経路を流れる電流、貫通孔の数と位置に関係している。Cadence PIに電源ピンと吸収電流を設定した後、分析レイアウトが完了した後のARM 11コア電源電圧ネットワークVDD _ ARMの直流電圧降下。ARM 11コアシステムの動作周波数が667 MHzの場合、その1.2 V直流電圧の許容変動範囲は+/-0.05 Vである。Cadence PIシミュレーションソフトウェアはVDD _ ARMネットワークの電圧勾配を計算する。Dropの最大値は0.013 Vで、+/-0.05 Vの許容変動幅より小さく、S 3 C 6410の動作電圧要求を完全に満たし、システムの安定性を保証することができる。

2.2.4電源平面電流密度分析

電源平面上のビアが多すぎるか、分布が不合理な場合、狭い領域に電流が流れ、その領域の電流密度が高すぎることがあります。電力平面上で最も電流密度が高い領域をホットスポットと呼ぶ。ホットスポットは、深刻な熱安定性の問題を引き起こす可能性があります。そのため、回路基板の電流密度分布を均一にし、キーチップや高速トレースに近づかないように、貫通孔を合理的に設計する必要がある。ホットスポットが表示されます。

3.PCB電源整合性テスト

回路基板の最初のバージョンでは、Cadence PI解析は使用されていないが、経験に基づいていくつかのデカップリングキャパシタが配置されている。デバッグ中に高速デジタル信号の波形が悪く、エラーが発生することがあります。第2版では、Cadence PI解析により、デカップリングキャパシタの数と位置、一部のオリジナルのレイアウトを調整した。

1.2 Vスイッチング電源は、電源ボードに約0 _ 2½0.8 Aの出力電流を供給します。動的負荷が一定電圧にある場合、出力インピーダンスは周期的に変化し、電流振幅は同じ周期内に0.2½0.8 Aのジャンプを完了することができる。データから分かるように、Cadence PI分析を経て生産された第2版PCBの電源完全性は大幅に向上した。

4.結論

Cadence PIをシミュレーション分析した後、ARM 11コアシステムPCBボードを作成した。回路の実際の測定により、各配電システムはよく動作することがわかり、これはシミュレーション結果と基本的に一致している。システム周波数の高速増加に伴い、配電システムはより複雑になり、工事生産コストと周期は厳格に制御される。電子システムを設計する際には、システムレベルで電源完全性シミュレーション分析を行い、実際のシステムの動作をシミュレーションする必要があり、設計効率を高め、設計誤差を減らすことができます。