PCBブログ - ウェハレベルパッケージについて

ウェハレベルパッケージの最初の出現は、受動オンチップセンサや電力伝送ICなど、携帯電話用の低速I/Oおよび低速トランジスタコンポーネントの製造によって推進された。現在、WLPは発展段階にあり、Bluetooth、GPS、サウンドカードなどの応用に後押しされ、需要は徐々に増加している。業界が3 G携帯電話の生産段階に入るにつれて、携帯電話の様々な新しい応用はWLPのもう一つの成長動力になると予想されており、テレビチューナー、FM送信機、スタックメモリを含む。ストレージ・デバイス製造業者がWLPを導入するにつれて、業界全体の標準化された移行につながります。

現在、この技術はフラッシュメモリ、EEPROM、高速DRAM、SRAM、LCDドライバ、RFデバイス、論理デバイス、電源/電池管理デバイス、アナログデバイス（レギュレータ、温度センサ、コントローラ、演算増幅器、電力増幅器）などの各分野に広く応用されている。ウエハレベルパッケージは主に2つの基本技術を採用している：薄膜再分布とバンプ形成。前者は、チップの外周に沿って分布する接合領域を、チップの表面に平面アレイ状に分布するバンプ接合領域に変換するために用いられる。後者は、バンプ結合領域にバンプを作成し、バンプ配列を形成するために使用されます。

ウェハレベルパッケージ

現在、ウェハレベルのパッケージには、WLCSP、FOWLP、PLPの3つのパスがあります。

WLCSP（ウェハレベルチップサイズパッケージ）は、WLPにおけるファンとも呼ばれ、最終チップカットのための従来のパッケージ方法である。ピン数の少ない集積回路に適しています。IC出力信号数の増加に伴い、ハンダボールサイズはより厳しくなっている。PCBはパッケージICのサイズと信号出力ピンの位置を調整する要求を満たすことができない。

FOWLPはチップカットから始まり、それを新しい人工成形ウェハに再分配する。利点としては、パッケージの厚さを減らすこと、ファンアウト（より多くのI/Oインタフェース）を増やすこと、より良い電気的性能とより良い耐熱性が挙げられる。FIWLPとFOWLPは異なる応用があるが、どちらも将来の主導的な包装方法である。シミュレーションとハイブリッド信号チップにおけるFIWLPの応用は最も広く、次に無線相互接続であり、CMOSイメージセンサーもFIWLP技術を用いてパッケージ化されている。FOWLPは主にモバイルデバイスのプロセッサチップに使用されます。

PLP（パネルレベルパッケージ）は、円形ウエハではなく、より大きな矩形パネルにチップを再割り当てするため、FOWLPと似ています。より広い面積は、より多くのコスト削減とより高い包装効率を意味します。また、チップを正方形に切断すると無駄なウエハパッケージになり、矩形パネルはこの問題を効果的に解決することができる。しかし、これはリソグラフィとアライメントに対してより高い要求を提出している。その基本的な考え方は、シリコンシート上に直接パッケージ化すると同時にチップ製造を完了し、複数のチップユニットを1つのパッケージ構造にパッケージ化することである。これにより、従来のパッケージで各チップを個別にパッケージ化する工程が回避され、生産性が向上し、コストが削減されます。

ウェハレベルのカプセル化プロセスには、通常、次の手順があります。

ウェハ製造：パッケージプロセスの信頼性と一貫性を確保するために、シリコンウェハを洗浄し、製造する。

封止構造形成：封止構造の基礎を形成するために、シリコンシート上に封止材料の層を塗布する。

回路接続：シリコンウエハ上に金属線（リードボンディング）またはその他の回路接続構造を作成し、チップの回路をパッケージ構造に接続する。

テストと品質検証：電気性能テスト、パッケージ完全性テストなどを行い、パッケージチップが品質要求に合致することを確保する。

チップ分離：パッケージチップをシリコンチップから分離して、単一のパッケージチップを得る。

WLPはBGA技術に基づいており、CSPの改善と強化形式であり、BGAとCSPの技術的優位性を十分に体現している。これには、次のようなユニークな利点があります。

パッケージ加工効率が高い：ウエハ形式の量産プロセスを用いて製造する。

フリップチップパッケージの利点、つまり軽量、薄さ、短さ、小さを継承しています。

生産施設のコストが低い：チップ製造設備を十分に利用でき、単独のパッケージ生産ラインへの投資を避けることができる。

統一チップとパッケージ設計の考慮：設計効率を高め、設計コストを下げる。

製造サイクルの短縮：チップ製造、パッケージ化から製品納入までのプロセスを大幅に短縮し、コストを削減します。

コスト効果：WLPのコストは各ウエハ上のチップ数と密接に関連している。ウェハ上のチップが多ければ多いほど、コストは低くなります。この包装は最小でコストが最も低い包装方法である。

WLPの利点は、小型集積回路のチップレベルパッケージ（CSP）技術に適していることにある。ウェハレベルで並列パッケージと電子テスト技術を採用することにより、WLPはチップ面積を大幅に減少させ、同時に生産の良率を高めた。また、ウェハレベルでチップ接続を並行して行うことで、I/Oあたりのコストを大幅に削減しています。また、簡略化されたチップレベル試験プログラムはさらにコストを削減しました。

ウェハレベルパッケージを使用すると、ウェハレベルでチップパッケージとテストを実現することができます。