PCB Tecnico - Introduzione e analisi di nuove tecnologie di imballaggio microelettroniche

1 Introduzione

L'industria dei circuiti è diventata la chiave per lo sviluppo dell'economia nazionale e la progettazione, la produzione, l'imballaggio e il collaudo dei circuiti integrati sono i tre pilastri dell'industria dei circuiti integrati. Questo è il consenso dei leader a tutti i livelli e dell'industria. L'imballaggio microelettronico non solo influisce direttamente sulle prestazioni elettriche, meccaniche, ottiche e termiche del circuito integrato stesso, ma influisce anche sulla sua affidabilità e costo. Determina anche la miniaturizzazione, la multifunzionalità e l'affidabilità e il costo, l'imballaggio microelettronico sta ricevendo sempre più attenzione dalle persone ed è in una fase di vigoroso sviluppo sia in patria che all'estero. Questo articolo cerca di rivedere il rapido sviluppo delle nuove tecnologie di imballaggio microelettronico a partire dagli anni '90, tra cui il packaging a sfera (BGA), il packaging a chip size (CSP), il wafer level packaging (WLP), il packaging tridimensionale (3D) e il System Packaging (SIP) e altre tecnologie. Introdurre il loro stato di sviluppo e le caratteristiche tecniche. Allo stesso tempo, viene descritto il concetto di imballaggio microelettronico a tre livelli. E presentare alcuni pensieri e suggerimenti per lo sviluppo della nuova tecnologia di imballaggio microelettronica del mio paese. Questo articolo cerca di rivedere il rapido sviluppo delle nuove tecnologie di imballaggio microelettronico a partire dagli anni '90, tra cui il packaging a sfera (BGA), il packaging a chip size (CSP), il wafer level packaging (WLP), il packaging tridimensionale (3D) e il System Packaging (SIP) e altre tecnologie. Introdurre il loro stato di sviluppo e le caratteristiche tecniche. Allo stesso tempo, viene descritto il concetto di imballaggio microelettronico a tre livelli. E presentare alcuni pensieri e suggerimenti per lo sviluppo della nuova tecnologia di imballaggio microelettronica del mio paese.

2 Imballaggi microelettronici a tre livelli

Per gli imballaggi microelettronici, dobbiamo prima descrivere il concetto di imballaggio a tre livelli. In generale, l'imballaggio microelettronico è diviso in tre livelli. Il cosiddetto imballaggio di primo livello consiste nell'incapsulare uno o più chip a circuito integrato in una forma di imballaggio adeguata dopo la divisione del wafer a semiconduttore e utilizzare il filo di incollaggio (WB) e il nastro trasportatore per l'area di saldatura del chip e i pin esterni del pacchetto. L'incollaggio automatico (TAB) e l'incollaggio flip chip (FCB) sono collegati per farli diventare componenti elettronici o assemblaggi con funzioni pratiche. Il pacchetto di primo livello comprende due categorie: modulo singolo chip (SCM) e modulo multi chip (MCM). Il packaging di terzo livello consiste nel collegare i prodotti confezionati di secondo livello con la scheda madre attraverso la selezione di strati, interconnessioni di prese o schede di circuito flessibili per formare un pacchetto tridimensionale per formare un sistema completo. Questo livello di imballaggio dovrebbe includere connettori e laminati Assembling e circuiti stampati flessibili e altri materiali correlati, progettazione e tecnologia di assemblaggio. Questo livello è anche chiamato system-in-package. Il cosiddetto pacchetto microelettronico è un concetto globale, che comprende tutti i contenuti tecnici, dall'imballaggio monopolare all'imballaggio a tre poli. Dovremmo portare le nostre conoscenze esistenti sulla pista degli imballaggi microelettronici internazionali, che beneficeranno non solo degli scambi tecnici tra l'industria degli imballaggi microelettronici del mio paese e i paesi stranieri, ma anche dello sviluppo stesso degli imballaggi microelettronici del mio paese.

3 Nuova tecnologia di imballaggio microelettronica

La storia del packaging a circuito integrato è divisa in tre fasi. La prima fase, prima degli anni '70, consisteva principalmente nell'imballaggio a cartuccia. Compreso il pacchetto circolare in metallo originale (tipo TO), il pacchetto in linea doppio ceramica (CDIP), il pacchetto in linea doppio ceramica-vetro (CerDIP) e il pacchetto in linea doppio plastica (PDIP). In particolare, PDIP è diventato un prodotto tradizionale grazie alle sue eccellenti prestazioni, basso costo e produzione di massa. Nella seconda fase, dopo gli anni '80, il pacchetto di piombo a quattro lati di montaggio superficiale era quello principale. A quel tempo, la tecnologia di montaggio superficiale era chiamata una rivoluzione nel campo dell'imballaggio elettronico, e si è sviluppata rapidamente. Corrispondentemente, una serie di forme di imballaggio adattate alla tecnologia di montaggio superficiale, come il pacchetto di chip al piombo di plastica (PLCC), il pacchetto piatto quad di plastica (PQFP), il pacchetto piccolo contorno di plastica (PSOP), e il pacchetto piatto quad senza piombo, ecc. La forma di imballaggio è nata e si è sviluppata rapidamente. A causa dell'alta densità, del piccolo passo di piombo, del basso costo e adatto per il montaggio superficiale, PQFP è diventato il prodotto leader in questo periodo. La terza fase, dopo gli anni '90, si è svolta principalmente sotto forma di imballaggi a matrice di area. Substrato multistrato a film sottile MCM (MCM-D), circuito stampato multistrato in plastica MCM (MCM-L) e substrato a film spesso MCM (MCM-C/D).

Pacchetto 3.13D

Ci sono tre tipi principali di imballaggi 3D, vale a dire imballaggi 3D sepolti. Ci sono attualmente tre modi principali: uno è quello di "incorporare" componenti R, C o IC in vari substrati o strati dielettrici di cablaggio multistrato, e poi lo strato superiore di montaggio SMC e SMD per ottenere imballaggi tridimensionali, questa struttura è chiamata imballaggio 3D incorporato; Il secondo è quello di implementare il cablaggio multistrato sul substrato attivo dopo l'integrazione della scala del wafer di silicio (WSl), e quindi montare lo strato superiore SMC e SMD formano un pacchetto tridimensionale. Questa struttura è chiamata pacchetto 3D di tipo substrato attivo; Il terzo tipo si basa sul pacchetto 2D impilando più chip nudi, chip confezionati, componenti multi-chip e persino wafer. Interconnettere per formare un pacchetto tridimensionale. Questa struttura è chiamata pacchetto 3D impilato. Tra questi tipi di imballaggio 3D, la più rapida crescita è l'imballaggio a chip nudo impilato. Ci sono due ragioni. In primo luogo, l'enorme mercato dei telefoni cellulari e di altri prodotti di consumo richiede che lo spessore del pacchetto sia ridotto aumentando le funzioni. Il secondo è che il processo utilizzato è fondamentalmente compatibile con il processo tradizionale e può essere prodotto in serie e immesso sul mercato subito dopo il miglioramento. Secondo le previsioni Prismarks, le vendite mondiali di telefoni cellulari aumenteranno da 393M nel 2001 a 785M-1140M nel 2006. Il tasso di crescita annuale raggiunge il 15-24%. Pertanto, si stima su questa base che gli imballaggi impilati con chip nudi cresceranno ad un tasso del 50-60% da ora al 2006. La figura 6 mostra l'aspetto del pacchetto di chip nudo impilato. Il suo livello attuale e l'andamento dello sviluppo sono riportati nella tabella 3.

Ci sono due metodi di impilamento per l'imballaggio impilato di chip nudo. Uno è il tipo piramidale, dove la dimensione del chip nudo sta diventando sempre più piccola dallo strato inferiore; l'altro è il tipo a sbalzo, dove la dimensione del chip impilato è la stessa. Nella fase iniziale di applicazione ai telefoni cellulari, l'imballaggio del chip nudo impilato era principalmente quello di impilare FlashMemory e SRAM insieme. Attualmente, FlashMemory, DRAM, IC logico e IC analogico possono essere impilati insieme. Le tecnologie chiave coinvolte nel confezionamento di trucioli nudi impilati sono le seguenti. 1. tecnologia di diradamento del wafer, come telefoni cellulari e altri prodotti richiedono imballaggio più sottile e sottile, lo spessore attuale dell'imballaggio è richiesto di essere inferiore a 1.2mm o anche 1.0mm. Il numero di chip impilati continua ad aumentare, quindi i chip devono essere assottigliati. I metodi di diradamento dei wafer includono macinazione meccanica, incisione chimica o ADP (Atmosphere Downstream Plasma). Il diradamento meccanico della rettifica è generalmente di circa 150μm. Il metodo di incisione al plasma può raggiungere 100μm e il diradamento di 75-50μm è in fase di sviluppo; 2. legame ad arco basso, perché lo spessore del chip è inferiore a 150μm, l'arco di legame alto deve essere inferiore a 150μm. Attualmente, l'altezza normale dell'arco di incollaggio del filo d'oro 25μm è 125μm, ma dopo il processo di ottimizzazione dell'incollaggio inverso del filo, l'altezza dell'arco può raggiungere 75μm o meno. Allo stesso tempo, la tecnologia di incollaggio del filo inverso deve aggiungere un processo di piegatura per garantire lo spazio tra i diversi strati di incollaggio; 3. la tecnologia di incollaggio del filo sul fascio cantilever, più lungo il fascio cantilever, maggiore è la deformazione del chip durante l'incollaggio e la progettazione e l'ottimizzazione devono essere ottimizzati. Processo; 4. Wafer bump tecnologia di produzione; 5. No-swing (NOSWEEP) tecnologia di stampaggio per i fili di incollaggio. A causa della maggiore densità del filo di legame, della lunghezza più lunga e della forma più complessa, la possibilità di cortocircuiti è aumentata. L'utilizzo di un composto di stampaggio a bassa viscosità e la riduzione della velocità di trasferimento del composto di stampaggio aiuta a ridurre l'oscillazione del filo di incollaggio. Allo stato attuale, è stata inventata la tecnologia di stampaggio no-swing del filo di incollaggio (NOSWEEP).

3.2 Pacchetto di serie di sfere (BGA)

Package Array (BGA) è un nuovo tipo di pacchetto sviluppato nei primi anni '90 nel mondo.

I terminali I/O del pacchetto BGA sono distribuiti sotto la confezione sotto forma di giunti circolari o colonnari di saldatura. Il vantaggio della tecnologia BGA è che, sebbene il numero di pin I/O sia aumentato, la spaziatura dei pin non è diminuita ma aumentata. Migliora la resa del montaggio; sebbene il suo consumo energetico aumenti, BGA può essere saldato con un metodo a chip di collasso controllato, che può migliorare le sue prestazioni elettrotermiche; spessore e peso ridotti rispetto alla precedente tecnologia di confezionamento; i parametri parassiti sono ridotti, il ritardo di trasmissione del segnale è piccolo e la frequenza di utilizzo è notevolmente migliorata; L'assemblea può essere saldatura complanare e l'affidabilità è alta.

I vantaggi eccezionali di questo tipo di BGA: 1. Migliore prestazione elettrica: BGA utilizza sfere di saldatura invece dei cavi, portando ad un breve percorso di piombo, riducendo il ritardo del perno, la resistenza, la capacità e l'induttanza; 2. la densità dell'imballaggio è più alta; Perché le sfere di saldatura sono disposte su tutto il piano, quindi per la stessa area, il numero di perni è più alto. Ad esempio, un BGA con una lunghezza laterale di 31mm ha 900 pin quando il passo della palla di saldatura è 1mm. Al contrario, un QFP con una lunghezza laterale di 32mm e un passo pin di 0,5mm ha solo 208 pin; 3. sezione BGA Le distanze sono 1.5mm, 1.27mm, 1.0mm, 0.8mm, 0.65mm e 0.5mm, che sono completamente compatibili con la tecnologia e le attrezzature esistenti di montaggio superficiale e l'installazione è più affidabile; 4. la tensione superficiale quando la saldatura si scioglie è "autoallineata" "Effetto, evitando la perdita della deformazione tradizionale del piombo del pacchetto, migliorando notevolmente la resa dell'assemblea; I perni BGA sono fermi e facili da trasferire; 6. La forma di piombo della sfera di saldatura è adatta anche per componenti multi-chip e imballaggio del sistema. Pertanto, il BGA è stato sviluppato in modo esplosivo. BGA a causa dei diversi materiali del substrato includono il pacchetto di matrice di sfere di plastica (PBGA), il pacchetto di array di sfere di ceramica (CBGA), il pacchetto di array di sfere di nastro trasportatore (TBGA), il pacchetto di array di sfere di dissipatore di calore (EBGA), il pacchetto di array di sfere di metallo (MBGA), così come il pacchetto di array di sfere di Flip Chip (FCBGA. PQFP può essere applicato al montaggio superficiale, che è il suo vantaggio principale. Ma quando il passo di piombo di PQFP raggiunge 0,5 mm, la sua tecnologia di assemblaggio è complicata aumenterà. Nelle applicazioni in cui il numero di cavi è superiore a 200 e la dimensione del pacchetto supera 28mm quadrato, l'imballaggio di BGA è inevitabile per sostituire PQFP. Tra i suddetti tipi di pacchetti BGA, FCBGA ha la più speranza di diventare il pacchetto BGA in crescita più veloce, Let 128s € Prestazioni termiche eccellenti e un dissipatore di calore può essere installato sul retro del chip; 2. alta affidabilità, a causa del riempitore sotto il chip La funzione di FCBGA migliora notevolmente la vita a fatica di FCBGA; 3. Ha una forte rielaborabilità.

Poiché altri componenti sono già installati sul pannello di montaggio superficiale, è necessario utilizzare uno speciale modello piccolo per BGA. Lo spessore del modello e la dimensione dell'apertura devono essere determinati in base al diametro della palla e alla distanza della palla. Dopo la stampa, la qualità di stampa deve essere controllata. Se non è qualificato, il PCB deve essere pulito. Reprint dopo pulito e asciutto. Per CSP con un passo palla di 0,4 mm o meno, non è richiesta pasta di saldatura, quindi non è necessario elaborare un modello per rilavorare e il flusso di incolla viene applicato direttamente al pad PCB. Mettere il PCB che deve essere rimosso nel forno di saldatura, premere il pulsante di riflusso e attendere che la macchina finisca secondo il programma impostato, premere il pulsante dentro e fuori quando la temperatura è più alta e utilizzare la penna di aspirazione sottovuoto per rimuovere i componenti da rimuovere, PCB La piastra può essere raffreddata.

Le tecnologie chiave coinvolte in FCBGA includono la tecnologia di produzione del chip bump, la tecnologia di incollaggio del flip chip, la tecnologia di produzione del cartone stampato multistrato (compresi substrati ceramici multistrato e substrati di resina BT), la tecnologia di sottoriempimento del chip, la tecnologia di attacco della palla di saldatura e la tecnologia di attacco del bordo di dissipazione del calore, ecc. I materiali di imballaggio che coinvolge comprendono principalmente le seguenti categorie. Materiali di bump: Au, PbSn e AuSn, ecc.; materiali di metallizzazione sottourto: Al/Niv/Cu, Ti/Ni/Cu o Ti/W/Au; materiali di saldatura: saldatura PbSn, saldatura senza piombo; materiali di substrato multistrato: substrato ceramico co-cotto ad alta temperatura (HTCC), substrato ceramico co-cotto a bassa temperatura (LTCC), substrato resina BT; materiale sottoriempimento: resina liquida; colla termoconduttiva: resina siliconica; dissipatore di calore: rame.

3.3 Chip Size Package (CSP)

Il pacchetto CSP (Chip Scale Package) significa pacchetto chip scale. L'ultima generazione di tecnologia di confezionamento dei chip di memoria per imballaggi CSP ha migliorato le sue prestazioni tecniche. Il pacchetto CSP può fare in modo che il rapporto tra area del chip e area del pacchetto superi 1:1.14, che è abbastanza vicino alla situazione ideale di 1:1. La dimensione assoluta è di soli 32 millimetri quadrati, che è circa 1/3 del BGA ordinario, che è solo equivalente. È 1/6 dell'area del chip di memoria TSOP. Rispetto al pacchetto BGA, il pacchetto CSP può aumentare la capacità di archiviazione di tre volte sotto lo stesso spazio.

Chip size package (CSP) e BGA sono prodotti della stessa epoca, e sono il risultato della miniaturizzazione e portabilità di tutta la macchina. La definizione americana JEDEC di CSP è: l'area del pacchetto chip LSI inferiore o uguale al 120% dell'area chip LSI è chiamata CSP. Poiché molti CSP adottano la forma di BGA, le autorità del settore dell'imballaggio negli ultimi due anni ritengono che il campo della palla di saldatura sia maggiore o uguale a 1mm come BGA e meno di 1mm è CSP. Perché CSP ha vantaggi più importanti: 1. Pacchetto ultra-piccolo con dimensione approssimativa del chip; 2. Protezione di trucioli nudi; 3. Ottime proprietà elettriche e termiche; 4. Alta densità di imballaggio; 5. Facile per la prova e l'invecchiamento; 6. Facile per saldatura, installazione e riparazione e sostituzione. Pertanto, a metà degli anni '90, c'è stato uno sviluppo di ampio respiro, con un tasso di crescita annuo di circa il raddoppio. Poiché il CSP è in una fase di vigoroso sviluppo, i suoi tipi sono limitati. Come il substrato rigido CSP, il substrato flessibile CSP, il tipo del telaio del piombo CSP, il tipo del micro stampaggio CSP, l'array del terreno CSP, il micro BGA, il supporto del chip di bump (BCC), il tipo di QFN CSP, il tipo dello stack del chip CSP e il livello del wafer CSP (WLCSP) ecc. Il passo di piombo di CSP è generalmente inferiore a 1.0mm, compreso 1.0mm, 0.8mm, 0.65mm, 0.5mm, 0.4mm, 0.3mm e 0.25mm. La tabella 2 mostra la serie CSP.

Generalmente, CSP taglia il wafer in un singolo chip IC e poi implementa l'imballaggio back-end, mentre WLCSP è diverso. Tutte o la maggior parte delle sue fasi di processo sono completate sul wafer di silicio che ha completato il processo precedente, e infine il wafer viene tagliato direttamente in dispositivi indipendenti separati. Quindi questo tipo di pacchetto è anche chiamato wafer level package (WLP). Pertanto, oltre ai vantaggi comuni del CSP, ha anche vantaggi unici: 1. L'efficienza di lavorazione dell'imballaggio è elevata e più wafer possono essere elaborati allo stesso tempo; 2. ha i vantaggi dell'imballaggio flip-chip, cioè leggero, sottile, breve e piccolo; 3. e rispetto al processo precedente, vengono aggiunti solo i due processi di riavvolgimento del perno (RDL) e produzione di bump, e il resto sono tutti processi tradizionali; 4. riduzione di prove multiple in imballaggi tradizionali. Pertanto, le grandi aziende mondiali di imballaggio IC hanno investito nella ricerca, sviluppo e produzione di questo tipo di WLCSP. Lo svantaggio di WLCSP è che l'attuale numero di pin è basso, non c'è standardizzazione e il costo è alto.

La forma del perno centrale del chip di memoria confezionato CSP accorcia efficacemente la distanza di conduzione del segnale e la sua attenuazione è ridotta di conseguenza. Le prestazioni anti-interferenza e anti-rumore del chip possono anche essere notevolmente migliorate, il che rende anche il tempo di accesso del CSP 15 migliore di BGA% -20%. Nel metodo di imballaggio CSP, le particelle di memoria vengono saldate sulla scheda PCB tramite sfere di saldatura. A causa dell'ampia area di contatto tra i giunti di saldatura e la scheda PCB, il calore generato dal chip di memoria durante il funzionamento può essere facilmente trasferito al PCB. Sulla tavola e irradiate. Il pacchetto CSP può essere visualizzato dal backdissipazione di calore e buona efficienza termica. La resistenza termica del CSP è 35°C/W, mentre la resistenza termica del TSOP è 40°C/W.

La tecnologia CSP è stata proposta durante l'aggiornamento dei prodotti elettronici. Il suo scopo è quello di utilizzare chip di grandi dimensioni (chip con più funzioni, migliori prestazioni e chip più complessi) per sostituire i chip di piccole dimensioni precedenti. Il suo pacchetto occupa la scheda stampata. L'area rimane la stessa o più piccola. È proprio a causa del piccolo e sottile pacchetto di prodotti CSP che ha rapidamente guadagnato applicazione nei dispositivi elettronici mobili portatili. Nell'agosto 1996, la Sharp Corporation giapponese ha iniziato la produzione di massa di prodotti CSP; nel settembre 1996, la giapponese Sony Corporation ha iniziato a montare telecamere con prodotti CSP forniti dalle giapponesi TI e NEC Corporation; Nel 1997, anche gli Stati Uniti hanno iniziato a produrre prodotti CSP . Ci sono decine di aziende nel mondo che possono fornire prodotti CSP e ci sono più di cento varietà di prodotti CSP. [

Oltre alla tecnologia di deposizione del metallo, alla tecnologia di fotolitografia, alla tecnologia di incisione, ecc., le tecnologie chiave coinvolte in WLCSP includono anche la tecnologia di riavvolgimento (RDL) e la tecnologia di produzione bump. Di solito i cuscinetti di piombo sul chip sono disposti sullo strato quadrato di alluminio intorno alla matrice. Al fine di adattare il WLP al passo pad più ampio del pacchetto di secondo livello SMT, questi pad devono essere ridistribuiti in modo che questi pad siano separati da La disposizione periferica del chip viene cambiata alla disposizione array sulla superficie attiva del chip, che richiede la tecnologia di riavvolgimento (RDL). La tecnologia di produzione del bump della saldatura può utilizzare galvanizzazione, placcatura elettroless, evaporazione, posizionamento della palla e stampa della pasta della saldatura. Attualmente, il metodo di galvanizzazione è ancora il più diffuso, seguito dal metodo di stampa della pasta di saldatura. Il materiale UBM nel riavvolgimento è Al/Niv/Cu, T1/Cu/Ni o Ti/W/Au. I materiali dielettrici utilizzati sono materiali fotosensibili BCB (benzociclobutene) o PI (poliimide) come Au, PbSn, AuSn, In, ecc.

3.4 Pacchetto di sistema (SIP)

Di solito ci sono due modi per realizzare le funzioni di un sistema elettronico completo. Uno è Systemon Chip, o SOC in breve. Cioè, la funzione del sistema completo elettronico è realizzata su un singolo chip; l'altro è System-in-Package (SysteminPackage), denominato SIP. Cioè, le funzioni dell'intero sistema sono realizzate attraverso l'imballaggio. Dal punto di vista accademico, si tratta di due percorsi tecnici, proprio come i circuiti integrati monolitici e i circuiti integrati ibridi, ognuno ha i suoi vantaggi e ciascuno ha il suo mercato applicativo. Sia la tecnologia che l'applicazione sono complementari. L'autore ritiene che SOC debba essere utilizzato principalmente per prodotti ad alte prestazioni con un ciclo di applicazione lungo, mentre SIP è utilizzato principalmente per prodotti di consumo con un ciclo di applicazione breve.

Una caratteristica importante del SIP è che non definisce il tipo di sessione da stabilire, ma definisce solo come la sessione dovrebbe essere gestita. Grazie a questa flessibilità, SIP può essere utilizzato in molte applicazioni e servizi, tra cui giochi interattivi, musica e video on demand, nonché conferenze vocali, video e Web. I messaggi SIP sono basati su testo, quindi sono facili da leggere e eseguire il debug. La programmazione del nuovo servizio è più semplice e intuitiva per i progettisti. SIP riutilizza le descrizioni di tipo MIME proprio come i client di posta elettronica, in modo che le applicazioni relative alle sessioni possano essere avviate automaticamente. SIP riutilizza diversi servizi Internet e protocolli relativamente maturi esistenti, come DNS, RTP, RSVP, ecc.

SIP è più flessibile, estensibile e aperto. Ha ispirato Internet e le reti IP fisse e mobili a lanciare una nuova generazione di servizi. SIP può completare i messaggi di rete su più PC e telefoni, simulando Internet per stabilire una sessione.

SIP utilizza la tecnologia matura di assemblaggio e interconnessione per integrare vari circuiti integrati come circuiti CMOS, circuiti GaAs, circuiti SiGe o dispositivi optoelettronici, dispositivi MEMS e vari componenti passivi come condensatori e induttori in un pacchetto per raggiungere l'integrazione. La funzione del sistema macchina. I principali vantaggi includono: 1. Utilizzo di componenti commerciali esistenti e minori costi di produzione; 2. Il prodotto entra sul mercato con un breve periodo di tempo; 3. non importa la progettazione e il processo, c'è una maggiore flessibilità; 4. Integrare diversi tipi di circuiti e componenti, relativamente facile da implementare. Il modulo integrato a singolo livello (Single Integrated Module) sviluppato dal Georgia Institute of Technology PRC (Single Integrated Module) in breve è un tipico rappresentante del SIP. Dopo il completamento del progetto, l'efficienza dell'imballaggio, le prestazioni e l'affidabilità saranno aumentate di 10 volte e le dimensioni e i costi saranno notevolmente ridotti. Gli obiettivi previsti per il 2010 includono la densità di cablaggio a 6000cm/cm2; densità termica fino a 100W/cm2; densità dei componenti fino a 5000/cm2; Densità I/O fino a 3000/cm2.

Anche se SIP è ancora una nuova tecnologia e non è ancora matura, è ancora una tecnologia promettente. Soprattutto in Cina, può essere una scorciatoia per lo sviluppo di sistemi completi.

4 Pensieri e suggerimenti

Di fronte alla fiorente situazione mondiale degli imballaggi microelettronici e analizzando l'attuale status quo del mio paese, dobbiamo riflettere profondamente su alcune questioni.

Uno, attribuisce grande importanza all'integrazione verticale del packaging microelettronico a tre livelli. Dovremmo prendere il sistema elettronico come leader e influenzare gli imballaggi di primo, secondo e terzo livello, in modo da poter occupare il mercato, migliorare l'efficienza economica e continuare a svilupparsi. Una volta abbiamo proposto di utilizzare telefoni cellulari e radar come piattaforme tecnologiche per sviluppare il packaging microelettronico del nostro paese a causa di questa considerazione.

Due, attribuire grande importanza all'intersezione e all'integrazione di diversi campi e tecnologie. L'intersezione e la fusione di diversi materiali producono nuovi materiali; l'intersezione e la fusione di diverse tecnologie producono nuove tecnologie; L'intersezione e la fusione di diversi campi producono nuovi campi. In passato, c'erano molti scambi nello stesso settore, ma non abbastanza scambi in diversi settori. Dovremmo dare pieno gioco al ruolo di ogni ramo dell'Istituto di Elettronica e organizzare attivamente tali scambi tecnici.

Tre. Gli imballaggi in microelettronica e i prodotti elettronici sono inseparabili. È diventata la tecnologia di base che limita lo sviluppo di prodotti elettronici e persino di sistemi. È una delle tecnologie di produzione avanzate nell'industria elettronica. Chi lo padroneggia padroneggerà il futuro dei prodotti e dei sistemi elettronici.

Quattro, gli imballaggi microelettronici devono avanzare con i tempi per svilupparsi. La storia del packaging microelettronico internazionale lo dimostra. In che modo gli imballaggi microelettronici del mio paese avanzano con i tempi? Il compito più urgente è studiare la strategia di sviluppo degli imballaggi microelettronici del mio paese e formulare un piano di sviluppo. Il secondo è quello di ottimizzare il sistema di ricerca scientifica e di produzione degli imballaggi microelettronici del mio paese. Il terzo è sostenere attivamente e sviluppare con vigore tecnologie originali che appartengono ai diritti di proprietà intellettuale indipendenti del mio paese.