PCB Tecnico - Migliorare le regole di progettazione del circuito per migliorare la testabilità

Con il continuo miglioramento della miniaturizzazione, anche i componenti e la tecnologia di cablaggio hanno fatto grandi sviluppi, come i micro IC altamente integrati confezionati in coperture BGA e la riduzione della distanza di isolamento tra i conduttori a 0,5 mm. Questi sono solo due esempi. La progettazione del cablaggio dei componenti elettronici ha un'influenza crescente sul fatto che il test nel futuro processo produttivo possa essere eseguito bene. Ecco alcune regole importanti e consigli pratici.

Rispettando alcune normative (DFT-Design for Testability), i costi di preparazione e implementazione dei test di produzione possono essere notevolmente ridotti. Questi regolamenti sono stati sviluppati nel corso degli anni. Naturalmente, se si adottano nuove tecnologie di produzione e tecnologie dei componenti, esse devono essere ampliate e adattate di conseguenza. Man mano che le dimensioni dei prodotti elettronici diventano sempre più piccole, sono emersi due problemi particolarmente evidenti: uno è che ci sono sempre meno nodi di circuito che possono essere contattati; L'altro è metodi come test in circuito. L'applicazione è limitata. Per risolvere questi problemi, è possibile adottare misure corrispondenti sul layout del circuito, adottare nuovi metodi di prova e soluzioni innovative di adattatori. La soluzione al secondo problema consiste anche nel far svolgere compiti aggiuntivi al sistema di prova originariamente utilizzato come processo indipendente. Questi compiti includono la programmazione di componenti di memoria attraverso sistemi di test o l'implementazione di auto-test integrati dei componenti (Built-in Self Test, BIST, built-in self-test). Trasferire questi passaggi al sistema di test, nel complesso, crea ancora più valore aggiunto. Per attuare tali misure senza intoppi, occorre tener conto di tali considerazioni nella fase di ricerca e sviluppo dei prodotti.

1. Che cosa è testabilità

Il significato della testabilità può essere inteso come: gli ingegneri di prova possono utilizzare il metodo più semplice possibile per rilevare le caratteristiche di un determinato componente per vedere se può soddisfare la funzione prevista. In poche parole:

Quanto è semplice il metodo per verificare se il prodotto soddisfa le specifiche tecniche?

Quanto velocemente posso scrivere un programma di test?

In che misura è stato riscontrato che il guasto del prodotto è completo?

Quanto è semplice il metodo di accesso al punto di prova?

Per ottenere una buona testabilità, devono essere prese in considerazione le normative di progettazione meccanica ed elettrica. Naturalmente, per ottenere la migliore testabilità, è necessario pagare un certo prezzo, ma per l'intero processo, ha una serie di vantaggi, quindi è un prerequisito importante per la produzione di successo del prodotto.

2. Perché sviluppare la tecnologia di prova-friendly

In passato, se un prodotto non poteva essere testato nel punto di prova precedente, il problema è stato semplicemente spostato in un punto di prova. Se il difetto del prodotto non può essere trovato nel test di produzione, l'identificazione e la diagnosi del difetto saranno semplicemente trasferiti al test di funzione e sistema.

Al contrario, oggi si cerca di trovare i difetti il prima possibile. I suoi benefici non sono solo a basso costo, ma soprattutto, i prodotti di oggi sono molto complessi e alcuni difetti di fabbricazione potrebbero non essere rilevati affatto nei test funzionali. Ad esempio, alcuni componenti che devono essere preinstallati con software o programmazione hanno un tale problema. (Come memoria flash o ISP: dispositivi programmabili nel sistema). La programmazione di questi componenti deve essere pianificata nella fase di sviluppo e anche il sistema di prova deve padroneggiare questa programmazione.

Costi alcuni soldi per testare progetti di circuiti amichevoli, tuttavia, costa di più per testare progetti di circuiti difficili. La prova stessa ha un costo e il costo della prova aumenta man mano che aumenta il numero di livelli di prova; Dai test online ai test funzionali e ai test di sistema, i costi di test sono sempre più alti. Se salti uno dei test, il costo sarà ancora maggiore. La regola generale è che il coefficiente di aumento per ogni livello aggiuntivo di costo del test è di 10 volte. Attraverso la progettazione del circuito facile da testare, i guasti possono essere trovati in anticipo, in modo che il denaro speso per la progettazione del circuito facile da testare possa essere rapidamente compensato.

3. In che modo i documenti influiscono sulla testabilità

Solo facendo pieno uso dei dati completi nello sviluppo dei componenti, è possibile compilare un programma di test in grado di scoprire completamente il guasto. In molti casi, è necessaria una stretta cooperazione tra il dipartimento di sviluppo e il dipartimento di test. La documentazione ha un impatto indiscutibile sulla comprensione del motore di prova delle funzioni dei componenti e sulla formulazione delle strategie di test.

Per aggirare i problemi causati dalla mancanza di documentazione e dalla scarsa comprensione delle funzioni dei componenti, i produttori di sistemi di prova possono fare affidamento su strumenti software che generano automaticamente modelli di test secondo il principio casuale, o fare affidamento su confronti non vettoriali. I metodi non vettoriali possono essere conteggiati solo come uno. Una soluzione comoda.

La documentazione completa prima del test include l'elenco delle parti, i dati di progettazione del circuito (principalmente dati CAD) e informazioni dettagliate sulle funzioni dei componenti di servizio (come schede tecniche). Solo quando tutte le informazioni sono masterizzate può essere possibile compilare vettori di test, definire schemi di guasto dei componenti o effettuare determinate pre-regolazioni.

Sono importanti anche alcuni dati meccanici, come quelli necessari per verificare se i componenti sono ben saldati e se sono posizionati. Infine, per i componenti programmabili, quali memoria flash, PLD, FPGA, ecc., se non sono programmati all'ultima installazione, devono essere programmati sul sistema di prova e devono essere noti anche i rispettivi dati di programmazione. I dati di programmazione del dispositivo flash devono essere intatti. Se il chip flash contiene dati 16Mbit, dovrebbe essere in grado di utilizzare 16Mbit, il che può prevenire malintesi ed evitare conflitti di indirizzo. Ad esempio, se una memoria 4Mbit viene utilizzata per fornire solo dati 300Kbit a un componente, questa situazione può verificarsi. Naturalmente, i dati dovrebbero essere preparati in un formato standard popolare, come la struttura dei record di Intel €€€€€€€€€€€€€€€€€¶ o Motorolaâ S. La maggior parte dei sistemi di test, purché possano programmare componenti flash o ISP, possono interpretare questi formati. Molte delle informazioni sopra menzionate, molte delle quali sono necessarie anche per la produzione di componenti. Naturalmente, ci dovrebbe essere una chiara distinzione tra fabbricabilità e testabilità, perché si tratta di un concetto completamente diverso, che costituisce una premessa diversa.

4. Condizioni di contatto meccaniche con buona testabilità

Se non vengono prese in considerazione le regole di base della meccanica, anche i circuiti con ottima testabilità negli aspetti elettrici possono essere difficili da testare. Molti fattori possono limitare la testabilità elettrica. Se i punti di prova non sono sufficienti o troppo piccoli, sarà difficile per l'adattatore del letto sonda raggiungere ogni nodo del circuito. Se l'errore di posizione e l'errore di dimensione del punto di prova sono troppo grandi, si verificherà il problema di scarsa ripetibilità del test. Quando si utilizza l'adattatore del letto della sonda, si dovrebbe prestare attenzione a una serie di raccomandazioni riguardanti le dimensioni e il posizionamento del foro di serraggio e il punto di prova.

5. Prerequisiti elettrici per la migliore testabilità

I precondizioni elettrici sono importanti per una buona testabilità quanto le condizioni meccaniche di contatto ed entrambi sono indispensabili. Un circuito gate non può essere testato. Il motivo può essere che il terminale di ingresso di avvio non può essere contattato attraverso il punto di prova, o il terminale di ingresso di avvio è nel pacchetto e non è accessibile dall'esterno. In linea di principio, le due condizioni sono entrambe cattive. Rendi impossibile il test. Durante la progettazione del circuito, va notato che tutti i componenti da testare con il metodo di prova online dovrebbero avere un certo meccanismo in modo che ogni componente possa essere isolato elettricamente. Questo meccanismo può essere realizzato vietando il terminale di ingresso, che può controllare il terminale di uscita del componente in uno stato statico ad alto ohmico.

Sebbene quasi tutti i sistemi di test possano portare lo stato di un nodo in qualsiasi stato in modo retroattivo, è meglio preparare un input proibito per il nodo coinvolto. In primo luogo, portare il nodo ad uno stato di alto ohm. Poi aggiungere il livello corrispondente "delicatamente".

Allo stesso modo, il generatore di beat è sempre scollegato direttamente dal retro dell'oscillatore attraverso il cavo di avviamento, il circuito gate o il ponte plug-in. Il terminale di ingresso iniziale non deve essere collegato direttamente al circuito, ma collegato al circuito attraverso una resistenza da 100 ohm. Ogni componente dovrebbe avere il proprio pin di avvio, ripristino o controllo. Bisogna evitare che i terminali di ingresso di partenza di molti componenti condividano una resistenza e siano collegati al circuito. Questa regola si applica anche ai componenti ASIC, questi componenti dovrebbero anche avere un pin, attraverso il quale l'uscita può essere portata a uno stato di alto ohm. Se il componente può essere resettato quando la tensione di funzionamento è accesa, è anche molto utile per il tester avviare un reset. In questo caso, il componente può essere semplicemente posizionato in uno stato prescritto prima della prova.

Anche i perni di piombo dei componenti inutilizzati dovrebbero essere accessibili, perché i cortocircuiti non presenti in questi luoghi possono causare guasti dei componenti. Inoltre, i circuiti gate inutilizzati sono spesso utilizzati per migliorare la progettazione in futuro e possono essere cambiati al circuito. Quindi è anche importante che vengano testati fin dall'inizio per garantire l'affidabilità dei loro pezzi.

6. Migliorare la testabilità

Suggerimenti per migliorare la testabilità quando si utilizzano adattatori a letto sonda

Foro di tenuta

Configurazione diagonale

La precisione di posizionamento è ±0.05mm (±2mil)

La precisione del diametro è ±0.076/-0mm (+3/-0mil)

La precisione di posizionamento relativa al punto di prova è ±0.05mm (±2mil)

La distanza dal bordo del componente è di almeno 3mm

Nessun contatto penetrante

Punto di prova

Il più quadrato possibile

Il diametro del punto di prova è di almeno 0.88mm (35mil)

La precisione della dimensione del punto di misura è ±0.076mm (±3mil)

L'accuratezza dell'intervallo tra i punti di prova è ±0.076mm (±3mil)

L'intervallo del punto di prova dovrebbe essere di 2,5 mm il più possibile

Stagnato, la faccia finale può essere saldata direttamente

Almeno 3 mm dal bordo del componente

Tutti i punti di prova dovrebbero eventualmente essere sul retro della scheda plug-in

I punti di prova devono essere distribuiti uniformemente sulla scheda plug-in

Ogni nodo ha almeno un punto di prova (canale 100%)

I circuiti del cancello di riserva o inutilizzati hanno punti di prova

I punti di prova esterni multipli dell'alimentatore sono distribuiti in diverse posizioni

Logo componente

Testo del logo nella stessa direzione

Modello, versione, numero di serie e codice a barre sono chiaramente identificati

Il nome del componente deve essere chiaramente visibile e deve essere contrassegnato il più direttamente possibile accanto al componente

7. Informazioni sulla memoria flash e altri componenti programmabili

Il tempo di programmazione della memoria flash è talvolta molto lungo (fino a 1 minuto per grandi memorie o banche di memoria). Pertanto, l'azionamento inverso di altri componenti non è consentito in questo momento, altrimenti la memoria flash potrebbe essere danneggiata. Per evitare questa situazione, tutti i componenti collegati alla linea di controllo del bus di indirizzo devono essere posti in uno stato di alto ohm. Allo stesso modo, il bus dati deve essere in grado di essere posizionato in uno stato isolato per garantire che la memoria flash sia vuota e possa essere programmata per il passaggio successivo.

I componenti programmabili in-system (ISP) hanno alcuni requisiti, come i prodotti di aziende come Altera, XilinX e Latuce, così come altri requisiti speciali. Oltre ai prerequisiti meccanici ed elettrici per la testabilità, dovrebbe essere garantita anche la possibilità di programmare e convalidare i dati. Per i componenti Altera e Xilinx, viene utilizzato un formato vettoriale seriale (Serial Vector Format SVF), che si è quasi sviluppato in uno standard industriale recentemente. Molti sistemi di test possono programmare tali componenti e utilizzare i dati in ingresso nel formato vettoriale seriale (SVF) per testare il generatore di segnale. Questi componenti sono programmati attraverso la chiave di scansione boundary (Boundary-Scan-Kette JTAG), e sono programmati anche una serie di formati di dati. Quando si raccolgono i dati di programmazione, è importante considerare tutte le catene dei componenti nel circuito, e non ripristinare i dati solo ai componenti da programmare.

Durante la programmazione, il generatore automatico di segnali di prova prende in considerazione l'intera catena dei componenti e collega altri componenti al modello di bypass. Al contrario, Lattice richiede dati in formato JEDEC ed è programmato in parallelo attraverso i soliti terminali di ingresso e uscita. Dopo la programmazione, i dati vengono utilizzati anche per controllare le funzioni dei componenti. I dati forniti dal reparto sviluppo devono essere il più semplice possibile per l'applicazione diretta del sistema di prova, oppure possono essere applicati attraverso una semplice conversione.

8. A cosa prestare attenzione per la scansione al contorno (JTAG)

I componenti basati sulla griglia fine di componenti complessi forniscono agli ingegneri di prova solo pochi punti di prova accessibili. È ancora possibile migliorare la testabilità in questo momento. Per questo, la scansione al contorno e la tecnologia integrata di auto-test possono essere utilizzate per abbreviare il tempo di completamento del test e migliorare l'effetto del test.

Per gli ingegneri di sviluppo e gli ingegneri di test, una strategia di test basata sulla scansione al confine e sulla tecnologia integrata di self-test aumenterà sicuramente i costi. Gli ingegneri di sviluppo devono utilizzare componenti di scansione al contorno (IEEE-1149.1-standard) nel circuito e cercare di rendere accessibili i perni di prova specifici corrispondenti (come input dati di prova-TDI, output dati di prova-TDO, frequenza clock di prova) -TCK e selezione della modalità di prova -TMS e ggf. Test reset). L'ingegnere del test sviluppa un modello di scansione boundary (BSDL-Boundary Scan Description Language) per il componente. In questo momento, deve sapere quali funzioni e istruzioni di scansione del contorno supportano i componenti pertinenti. Il test di scansione al confine può diagnosticare cortocircuiti e circuiti aperti fino al livello di piombo. Inoltre, se l'ingegnere di sviluppo ha specificato, il test automatico del componente può essere attivato dal comando boundary scan "RunBIST". Soprattutto quando ci sono molti ASIC e altri componenti complessi nel circuito, non esiste un modello di prova usuale per questi componenti. Attraverso i componenti di scansione boundary, il costo dello sviluppo di modelli di test può essere notevolmente ridotto.

Il grado di riduzione dei tempi e dei costi è diverso per ogni componente. Per un circuito con IC, se è richiesta la scoperta del 100%, sono necessari circa 400.000 vettori di prova. Utilizzando la scansione boundary, il numero di vettori di test può essere ridotto a centinaia con lo stesso tasso di individuazione dei guasti. Pertanto, il metodo di scansione al contorno presenta vantaggi speciali a condizione che non vi sia un modello di prova o che i nodi del circuito di contatto siano limitati. Se utilizzare la scansione al contorno dipende dall'aumento dei costi di sviluppo, utilizzo e produzione. La scansione del limite deve soddisfare i requisiti del tempo per trovare i guasti, il tempo di prova, il tempo per entrare nel mercato e il costo dell'adattatore.