Il problema dell'integrità del segnale (SI) sta diventando un problema di crescente preoccupazione per i progettisti di hardware digitale. Poiché le stazioni base wireless, i controller di rete wireless, l'infrastruttura di rete cablata e i sistemi avionici militari hanno aumentato la larghezza di banda della velocità dei dati, la progettazione del circuito è diventata sempre più complessa.
Attualmente, i collegamenti seriali ad alta velocità tra chip sono stati ampiamente utilizzati per migliorare le prestazioni complessive del throughput. Il processore, FPGA e il processore di segnale digitale possono trasmettere grandi quantità di dati l'uno all'altro. Inoltre, i dati possono essere inviati dal circuito stampato e trasmessi attraverso il backplane alla scheda di commutazione, e la scheda di commutazione può inviare i dati ad altre schede nel telaio o altrove nel "sistema". Lo scambio che supporta RapidIO può realizzare l'interconnessione tra questi diversi componenti ed è ampiamente utilizzato per soddisfare i requisiti di larghezza di banda in tempo reale di queste applicazioni.
Questo articolo discute principalmente i problemi di integrità del segnale relativi alla progettazione dell'interfaccia ad alta velocità (la funzione principale dello switching RapidIO supporta questi progetti di interfaccia ad alta velocità) e altre questioni correlate. L'ottimizzazione della funzione di commutazione RapidIO è quella di ottenere una maggiore integrità del segnale nei progetti ad alta velocità.
Sfide di progettazione delle interfacce ad alta velocità
La qualità del segnale è molto importante per tutti gli aspetti del sistema. Per RapidIO seriale, la qualità del segnale è quantificata dalla dimensione del diagramma oculare ricevuto. Il diagramma dell'occhio ricevente è una traiettoria infinitamente continua, in cui la forma d'onda si ripeterà con la traiettoria precedente. Più grande è il diagramma oculare aperto, migliore è la qualità del segnale.
La qualità del segnale può essere influenzata in molti modi: rumore o altri segnali disordinati nel canale del segnale, cattivo cablaggio del canale del segnale, conduzione o radiazione da fonti esterne e rumore generato dal sistema stesso. La combinazione di tutti i fattori di cui sopra causerà la contrazione del diagramma oculare ricevente. Oltre ai problemi a livello di scheda, l'integrità del segnale può essere influenzata anche dalla sorgente (fine trasmissione) e dalla destinazione (fine ricezione) della connessione. Pertanto, le caratteristiche IC di origine e destinazione devono essere considerate nell'integrità complessiva del segnale a livello di sistema.
Considerazioni per la progettazione a livello di bordo
Per quanto riguarda la progettazione del circuito stampato, i fattori comuni da considerare includono:
1. l'ingresso di potenza del circuito stampato, l'uscita e la distribuzione del regolatore locale
2. Generazione e distribuzione dell'orologio
3. disaccoppiamento
4. Materiali di base PCB
5. Collegamento chip-to-chip
6. Collegamento tra circuiti stampati e collegamento backplane
7. Controllo dell'impilamento e dell'impedenza del circuito
8. Connettori inter-rack, cavi e connettori
Quando la frequenza operativa è superiore a 300MHz, la maggior parte delle migliori pratiche di progettazione che si applicano ai progetti di circuiti stampati a bassa frequenza devono essere modificate. Devono essere presi in considerazione i fattori che si presentano quando la lunghezza d'onda è paragonabile alla dimensione del circuito stampato. Ciò vale non solo per la lunghezza d'onda della frequenza fondamentale, ma anche per i componenti Fourier (dominio di frequenza) che compongono la forma d'onda completa.
Il materiale FR4 può ancora essere utilizzato con successo come materiale di base per i circuiti stampati, ma alle frequenze più elevate, non solo la costante dielettrica del materiale deve essere considerata, ma anche il fattore di perdita. Anche il design dei vias è diventato molto importante, perché l'impedenza della lunghezza del tubo inutilizzato (che ha un effetto trascurabile alle frequenze più basse) non corrisponderà all'impedenza del circuito stampato e del backplane più spessi. È meglio completare una simulazione post-progettazione per attirare l'attenzione su cablaggi con integrità del segnale inferiore a quella ideale e per evidenziare aree di crosstalk.
I problemi specifici di integrità del segnale sul circuito sono causati dall'esistenza di bus del processore ad alta velocità e interfaccia di memoria ad alta velocità, generazione dell'orologio e rumore dell'orologio e varie fonti di rumore del circuito, di solito tra cui: bus parallelo monoterminale, distribuzione di energia, corrispondenza dell'impedenza, rimbalzo a terra, crosstalk e generazione dell'orologio.
Interruttore RapidIO seriale
L'interconnessione Serial RapidIO può essere utilizzata per affrontare alcuni dei problemi di integrità del segnale discussi sopra. RapidIO è uno standard maturo e aperto per l'interconnessione tra chip, circuiti stampati e chassis. È progettato dai principali produttori nel campo dell'embedded computing per soddisfare le esigenze delle apparecchiature nei mercati dell'infrastruttura wireless, della rete, dello storage, scientifico, militare e industriale. Requisiti di affidabilità, economicità, prestazioni e scalabilità.
RapidIO è un protocollo di interconnessione point-to-point di commutazione dei pacchetti dati progettato per soddisfare le esigenze delle applicazioni embedded attuali e future. La specifica seriale RapidIO physical layer 1x/4x link può soddisfare i requisiti fisici dei dispositivi che utilizzano connessioni seriali elettroniche. Questa specifica definisce un'interfaccia a livello fisico seriale full-duplex (link) tra i dispositivi che utilizzano la segnalazione differenziale unidirezionale. Inoltre, per le applicazioni che richiedono prestazioni di collegamento superiori, consente anche di combinare quattro collegamenti seriali. Definisce anche il protocollo per la gestione dei collegamenti e la trasmissione dei pacchetti di dati attraverso il collegamento.
L'architettura del sistema RapidIO è costituita da componenti endpoint e da una struttura di commutazione che collega gli endpoint. Immaginate l'endpoint come punto di partenza nel sistema di posta, e lo switch come l'ufficio postale che intercetta il pacco e lo invia a destinazione. L'architettura di interconnessione RapidIO è divisa in un'architettura a strati secondo le specifiche, che comprende uno strato logico, uno strato di trasporto comune e uno fisico. Lo strato fisico del protocollo RapidIO viene elaborato dal serializer-deserializer chip (SerDes). Le caratteristiche di SerDes hanno un certo impatto sui problemi di integrità del segnale affrontati dai progettisti hardware durante la progettazione di circuiti stampati. Molti altri aspetti della progettazione dell'interruttore influenzeranno anche l'integrità del segnale.
Le caratteristiche della commutazione RapidIO semplificano la progettazione del circuito stampato e raggiungono un'elevata integrità del segnale
Generazione dell'orologio
Per quanto riguarda l'iniziatore, l'interruttore sRIO deve avere un segnale di clock senza rumore che raggiunge un basso jitter. Il segnale a basso jitter fondamentalmente ha le caratteristiche del rumore a bassa fase. Se il segnale di clock in ingresso è aumentato per ottenere un segnale di uscita di frequenza più elevata, il circuito chip deve essere ottimizzato per produrre il più piccolo rumore di fase. Gli switch seriali Tsi57x RapidIO di Tundraâ generano segnali di uscita fino a 3.125Ghz utilizzando orologi da 125MHz e 155MHz con amplificazione PLL integrata a basso rumore. Molti prodotti utilizzano circuiti indipendenti per raggiungere le funzioni di cui sopra, quindi non possono raggiungere il jitter basso come i chip di commutazione Tundra. La chiarezza del segnale di uscita non è buona come quando si utilizzano chip di commutazione Tundra, rendendo difficile per il design del circuito di tollerare altri problemi di integrità del segnale a livello di scheda discussi sopra.
Preenfasi programmabile della trasmissione e equalizzazione del ricevitore
Nella progettazione di circuiti ad alta velocità, poiché il segnale viene trasmesso dal chip al chip attraverso il circuito stampato o attraverso il backplane, l'attenuazione del segnale deve essere considerata. In breve, il segnale effettivo diminuirà di forza quando raggiunge il punto finale e può verificarsi uno spostamento di fase. Generalmente, in tutti i media, le armoniche a frequenza superiore hanno una percentuale maggiore di attenuazione armonica a frequenza inferiore. Aumentare il segnale complessivo non è sufficiente, perché allarga il pavimento del rumore e non risolve il problema dello spostamento di fase. Gli switch e gli endpoint seriali RapidIO (come tutti gli altri modelli ad alta velocità come GbE e 10GbE) utilizzano la tecnologia per evitare questo problema e mantenere l'integrità del segnale originale.
Per comprendere gli effetti della pre-enfasi della trasmissione e dell'equalizzazione del ricevitore, è possibile rivedere i diagrammi oculari. L'obiettivo è quello di ottenere "occhi aperti". Se queste tecniche non vengono utilizzate, il diagramma oculare inizierà a "chiudersi".
La tecnologia di pre-enfasi della trasmissione può aggiungere alta frequenza al segnale di trasmissione per risolvere i problemi di attenuazione del segnale e spostamento di fase tra gli endpoint. Pertanto, invece di amplificare semplicemente tutte le frequenze (questo metodo aumenterà anche il consumo energetico complessivo del chip di commutazione), la pre-enfasi della trasmissione può efficacemente migliorare la forma d'onda in uscita attraverso la funzione di trasmissione, aumentare l'alta frequenza della forma d'onda in uscita e utilizzare componenti virtuali per controllarla. Eseguire lo spostamento di fase per risolvere lo spostamento di fase causato dal mezzo di trasmissione. Questo metodo è abbastanza efficace per mantenere l'integrità del segnale e mantenere diagrammi oculari.
Sebbene la pre-enfasi della trasmissione sia solitamente applicata in molti IC ad alta velocità per ottimizzare l'integrità complessiva del segnale a livello di sistema, la pre-enfasi della trasmissione all'"estremità di trasmissione" dovrebbe essere utilizzata in combinazione con l'equalizzazione del ricevitore all'"estremità di ricezione". L'equalizzazione del ricevitore utilizza la funzione di trasmissione del potenziatore per compensare la perdita di trasmissione ad alta frequenza e lo spostamento di fase causati dal circuito stampato e dal backplane. Poiché queste perdite di trasmissione si verificano prima che il segnale raggiunga l'IC di destinazione (in questo articolo, l'interruttore RapidIO seriale), di solito l'interruttore deve prendere misure prima che il segnale venga inviato alla parte di trasmissione successiva (un altro interruttore) o all'endpoint del sistema Compensare queste perdite. L'effetto dell'equalizzazione del ricevitore è simile a quello della pre-enfasi della trasmissione, che può migliorare il rapporto segnale-rumore complessivo. Nota: Ogni collegamento collegato al chip switch può avere caratteristiche diverse.
Allo stesso modo, le esigenze di equalizzazione del ricevitore di ogni collegamento saranno diverse e dovranno essere programmate prima che possa essere utilizzato. Tutti gli switch Tundra RapidIO Tsi57x hanno questa caratteristica e in termini di integrità del segnale, questa caratteristica semplifica notevolmente la progettazione a livello di sistema.
Progettazione dello scambio sincrono e asincrono
Lo standard RapidIO seriale supporta tre diverse velocità di collegamento: baud 1.25G, baud 2.5G e baud 3.125G. Gli scambi possono essere suddivisi in due categorie: sincrono e asincroni.
La commutazione sincrona si riferisce alla commutazione in cui tutte le porte devono funzionare alla stessa velocità.
La commutazione asincrona si riferisce alla commutazione in cui ogni porta può operare alla frequenza richiesta dalla richiesta di traffico di un collegamento specifico.
Nella maggior parte delle applicazioni, la soluzione migliore è la commutazione asincrona, che non solo ha il vantaggio di soddisfare la domanda di comunicazione con un consumo energetico complessivo inferiore del sistema, ma ha anche un impatto minore sul crosstalk in termini di integrità del segnale.
Imballaggio e interconnessione
I problemi di integrità del segnale possono essere ampiamente influenzati dall'imballaggio e dalla progettazione del materiale di base. Ad esempio, l'imballaggio flip-chip e wire bond ad alte prestazioni può migliorare la trasmissione di potenza e ridurre la perdita di ritorno. Per gli interruttori RapidIO, è importante migliorare la corrispondenza dell'impedenza per mantenere l'impedenza differenziale di 100 ohm e bassa variazione. L'imballaggio del chip flip può aiutare a migliorare la situazione di cui sopra.
Mappatura sferica efficiente
I fornitori di chip di silicio possono scegliere la mappatura sferica per semplificare la trasmissione del segnale dal chip alla rete sferica, ma il suo ruolo non è limitato a questo. In una situazione ideale, l'implementazione globale a livello di sistema sarà considerata nella progettazione della mappa sferica. Ad esempio, quando si progetta una mappa sferica, ricordarsi di collegare l'IC periferico al chip dell'interruttore. Il design dovrebbe essere ottimizzato per ridurre al minimo il numero di strati e l'area richiesta, che può migliorare l'integrità del segnale della progettazione finale. Un IC dotato di una mappatura sferica abbastanza densa richiede molti strati sul circuito stampato per inviare il segnale fuori dall'IC, portando a un design a livello di sistema ad alto costo. Un altro problema è il crosstalk tra i canali di segnale, che è stato menzionato nella discussione della differenza tra gli scambi sincroni e asincroni RapidIO sopra. Un problema strettamente legato al crosstalk tra i canali del segnale e all'efficiente mappatura sferica è la spaziatura tra i pin di potenza e terra. Se in un piccolo pacchetto vengono inserite troppe porte seriali RapidIO, ciò può causare problemi di integrità del segnale a causa del crosstalk, che può portare a "occhi chiusi" quando il segnale viene trasmesso dall'interruttore all'endpoint.
Competenze di progettazione convention
Ora, esaminiamo un altro aspetto dell'integrità del segnale, che è il problema di progettazione a livello di scheda. I progettisti possono prendere molte linee guida di progettazione per controllare gli effetti del rumore. Generalmente, le buone pratiche di progettazione possono aiutare i progettisti di circuiti stampati a controllare il rumore del segnale generato dalle comunicazioni a livello di scheda, compresa la limitazione delle fonti di rumore esterne e la risoluzione del rumore del dispositivo stesso.
In primo luogo, tutti i progetti dovrebbero utilizzare la larghezza di traccia, la spaziatura e la topologia corrette per garantire che l'impedenza di ogni traccia corrisponda al suo dispositivo di trasmissione. La mancata corrispondenza dell'impedenza può influire sulla qualità dei bordi iniziali e finali, sul tempo di decantazione, sul crosstalk e sull'EMI.
È necessario assicurarsi che vi sia una distanza sufficiente tra i gruppi di segnali di sincronizzazione, che la lunghezza del canale sia limitata e che l'offset tra i segnali differenziali di coppia sia minimizzato. Durante il cablaggio, il numero di transizioni dello strato di cablaggio dovrebbe essere minimizzato per limitare gli effetti parassitari. Il costo dei vias in induttanza inutile e capacità randagi è molto alto e dovrebbe essere minimizzato. Ad eccezione dei pad BGA, ogni canale di solito consente fino a due vie.
Un'accurata verifica dell'integrità del segnale è fondamentale. Utilizzando parassiti stimati, l'analisi pre-progettazione può fornire i dati necessari per comprendere le prestazioni di progettazione, ma i parassiti accurati post-progettazione possono fornire i dettagli necessari per scoprire potenziali problemi di integrità del segnale. Utilizzando questo metodo, è possibile creare una netlist di circuiti per la simulazione e registrare i risultati.
Se il canale e il canale del segnale sono accorciati il più possibile, schermati da uno strato di terra o fisicamente separati l'uno dall'altro e prestare attenzione ad evitare disallineamenti di impedenza o qualsiasi configurazione che causa risonanza, è possibile ottenere una buona integrità del segnale.
Scegli il chip switch seriale RapidIO per ottenere una maggiore integrità del segnale
In che modo i progettisti scelgono gli switch seriali RapidIO? Proprio come le buone pratiche di progettazione possono aiutare i progettisti di circuiti stampati a controllare il rumore del segnale generato dalle comunicazioni a livello di circuito, i progettisti hardware devono considerare attivamente le caratteristiche della generazione dell'orologio, pre-enfasi della trasmissione e equalizzazione del ricevitore, tecnologia di imballaggio ottimizzata, mappatura sferica efficace, L'interruttore seriale RapidIO progettato asincrono può garantire l'elevata integrità del segnale del design a livello di sistema. Ovviamente, quando si sceglie un'interfaccia seriale, il chip scelto dal progettista deve avere non solo le funzioni appropriate, ma anche un chip di commutazione progettato per risolvere il problema dei segnali ad alta velocità.
Attualmente, Tundra Semiconductor Corporation è in grado di fornire tre generazioni di prodotti di commutazione seriali RapidIO con le caratteristiche di cui sopra. La linea di prodotti Tsi 57x comprende Tsi574, Tsi576 e Tsi578. Il numero di porte varia da 4 a 16 porte e la velocità di funzionamento varia da 1.25G a 3.125G. Ogni porta supporta canali x1 e x4 tra cui scegliere, e il consumo energetico di ogni porta è 120 a 200mW. La linea di prodotti Tsi57x ha tutte le caratteristiche di integrità del segnale descritte in questo articolo, compresa la pre-enfasi della trasmissione e l'equalizzazione del ricevitore. Rispetto alla precedente linea di prodotti Tsi56x, questo prodotto ha aggiunto alcune nuove funzioni, tra cui la funzione multicast e il monitoraggio delle prestazioni della matrice. Inoltre, molte funzioni avanzate di gestione della comunicazione sono state ottimizzate per soddisfare i requisiti ad alte prestazioni di applicazioni come stazioni base wireless, controller di rete wireless, infrastrutture di rete cablate e sistemi avionici militari.
Sintesi di questo articolo
Attraverso l'analisi di cui sopra, si può scoprire che se si ha familiarità con le regole di progettazione di base, qualsiasi problema tradizionale legato alla scarsa integrità del segnale, come rumore, effetti transitori, crosstalk o jitter, può essere evitato quando nel sistema vengono utilizzate interconnessioni ad alta frequenza (come RapidIO seriale).