Fabbricazione PCB di precisione, PCB ad alta frequenza, PCB ad alta velocità, PCB standard, PCB multistrato e assemblaggio PCB.
La fabbrica di servizi personalizzati PCB e PCBA più affidabile.
PCB Tecnico

PCB Tecnico - Un metodo di analisi dell'integrità di potenza PCB utilizzando Cadence PI

PCB Tecnico

PCB Tecnico - Un metodo di analisi dell'integrità di potenza PCB utilizzando Cadence PI

Un metodo di analisi dell'integrità di potenza PCB utilizzando Cadence PI

2021-08-23
View:644
Author:IPCB

L'analisi dell'integrità di potenza di Cadenza (PI) è un flusso di strumenti chiave di progettazione della scheda. Viene applicato principalmente ai PCB nella progettazione moderna del circuito integrato, fornendo analisi di integrità di potenza ad alta precisione per garantire l'affidabilità e le prestazioni dei sistemi di alimentazione. Le soluzioni Cadence PI derivano dalla tecnologia Sigrity e coprono l'intera gamma di bande AC-DC, consentendo un'ispezione approfondita della stabilità dell'alimentazione elettrica e della caduta di tensione.


Con la velocità dei moderni segnali ad alta velocità sempre più veloce, i bordi del segnale stanno diventando più ripidi, la tensione di alimentazione del chip è ulteriormente ridotta e l'aumento della frequenza di clock e della velocità di lettura dei dati richiede più consumo energetico. Integrità del segnale nei sistemi elettronici Contemporaneamente all'analisi e alla ricerca, anche come fornire energia stabile e affidabile ai sistemi elettronici è diventata una delle direzioni chiave della ricerca. I metodi di analisi e le pratiche di ingegneria dell'integrità energetica sono ancora in fase di esplorazione continua. La tecnologia di simulazione viene utilizzata per risolvere il più possibile i problemi di integrità dell'alimentazione nella fase iniziale della progettazione del prodotto secondo il piano generale e i criteri di progettazione che soddisfano le condizioni di produzione e collaudo. Può ridurre al minimo i costi del prodotto e accorciare il ciclo di sviluppo. Attualmente, alcuni strumenti EDA forniscono le corrispondenti funzioni di analisi di simulazione dell'integrità dell'alimentazione (Power Integrity, PI). Tra questi, Allegro offre una buona interfaccia di lavoro interattiva ed è strettamente integrata con i suoi prodotti front-end Cadence, Orcad e Capture. Il design PCB complesso stratificato fornisce la soluzione più perfetta. In questo articolo, il componente Cadence PI in Allegro viene utilizzato per analizzare l'integrità di potenza del sistema centrale ARM11 e per testare l'integrità di potenza del circuito stampato per verificare i risultati dell'analisi di simulazione.


1.Analisi teorica dell'integrità del potere

1.1Concetto di sistema di distribuzione dell'energia

Nel sistema elettronico, la funzione del sottosistema dell'alimentazione elettrica è quella di fornire un riferimento stabile di tensione e una corrente di azionamento sufficiente per tutti i dispositivi. Pertanto, il circuito di alimentazione e il circuito funzionale dovrebbero avere una connessione di alimentazione a bassa impedenza e una connessione a terra. Un sistema di alimentazione ideale ha un'impedenza di 0 e il potenziale in qualsiasi punto del piano è costante, ma il sistema di alimentazione effettivo ha capacità e induttanza parassitarie complicate e la tensione di alimentazione fornita dal chip di alimentazione non è un valore costante ideale.


Il sistema di distribuzione dell'energia (PDS) è costituito da impedenza target, modulo regolatore di tensione (VPM), piano di potenza/massa, condensatori di disaccoppiamento e condensatori ceramici ad alta frequenza.


Il problema dell'integrità dell'alimentazione si riferisce al fatto che la rete di distribuzione dell'energia nei sistemi ad alta velocità ha diverse impedenze di ingresso a frequenze diverse, con conseguente jitter di tensione â ο ³V causato dalla corrente di rumore â ο ³I e corrente di carico transitorio â ο ³I' sull'alimentazione / piano terra. Questa fluttuazione di tensione, da un lato, colpisce il piano per fornire un riferimento di tensione stabile per il segnale digitale, dall'altro, causerà il jitter della tensione di alimentazione fornita e influenzerà le prestazioni del dispositivo. Quando la fluttuazione della tensione piana supera la gamma di tolleranza del dispositivo, il sistema non funzionerà normalmente. La chiave per la progettazione del sistema di distribuzione dell'energia è l'impedenza target Z, definita come formula (1):


Nella formula, Vdd è la tensione di alimentazione del chip, ripple è la fluttuazione di tensione consentita dal sistema, e â³Imaxè il cambiamento di corrente transitorio massimo del chip di carico. Lo scopo del sistema di alimentazione è quello di essere in grado di fornire una corrente di azionamento sufficiente con un valore di tensione costante entro un tempo di risposta limitato, quindi deve avere un'impedenza di alimentazione sufficientemente bassa.


1.2Metodi per risolvere l'integrità dell'alimentazione

Moduli di regolazione della tensione, piani potenza/terra, condensatori di disaccoppiamento e condensatori ceramici ad alta frequenza svolgono un ruolo decisivo nell'impedenza del sistema di distribuzione dell'energia in diverse gamme di frequenza. Nella gamma di bassa frequenza da 1KHz a pochi Hz, la regolazione della tensione regola la corrente di uscita per regolare la tensione di carico; nell'intervallo di frequenza medio di pochi MHZ a centinaia di MHZ, il rumore dell'alimentazione elettrica è filtrato principalmente dal condensatore di disaccoppiamento e dalla coppia piano di alimentazione/terra del PCB; Nella parte ad alta frequenza, il rumore dell'alimentazione elettrica è filtrato principalmente dalla coppia del piano di alimentazione/terra del PCB e dal condensatore ad alta frequenza all'interno del chip. Quando si esegue la simulazione di integrità di potenza, la banda di frequenza davvero significativa è principalmente nella banda di frequenza di diversi MHZ a diverse centinaia MHZ. Attualmente, ci sono due modi principali per risolvere il problema dell'integrità dell'alimentazione:


Uno è quello di ottimizzare il design dello stack e il layout del PCB. Nella progettazione PCB ad alta velocità, l'intero strato di rame è solitamente utilizzato come piano di alimentazione / terra per ridurre al minimo l'impedenza di ingresso. L'alimentazione elettrica e il piano di terra possono essere considerati come un condensatore piano, specialmente nello stadio a bassa frequenza intermedia, la resistenza di serie equivalente e l'induttanza di serie equivalente sono molto piccole ed ha buone caratteristiche di disaccoppiamento e filtraggio. Integrare la corrispondenza di impedenza fatta dall'integrità del segnale nella fase iniziale e gli standard di produzione attuali, impostare ragionevolmente la spaziatura tra strati e selezionare il valore di capacità inter-scheda appropriato, può migliorare l'integrità di potenza della progettazione ad alta velocità. Il valore di capacità dell'alimentatore e del piano di terra può essere stimato come formula (2):


Nella formula, εo=8,854 pF; εr=4,5 (valore di calibrazione del materiale FR-4); A è l'area in rame dello strato di potenza (m2); d è l'intervallo tra gli strati di potenza del rame (m). Secondo i risultati della simulazione, il condensatore planare C più piccolo ha una curva di risposta di impedenza più elevata e una frequenza di risonanza più elevata.


Il secondo è quello di organizzare condensatori di disaccoppiamento. Questo è attualmente il modo più efficace per risolvere i problemi di integrità dell'alimentazione. Nei sistemi ad alta frequenza, l'induttanza parassitaria nel sistema di distribuzione dell'energia non può essere ignorata, porta direttamente ad un aumento dell'impedenza del sistema di distribuzione dell'energia. Poiché la capacità e l'induttanza hanno caratteristiche opposte nel dominio di frequenza, il metodo di aggiunta della capacità può essere utilizzato per ridurre l'aumento dell'impedenza causato dall'induttanza. Allo stesso tempo, il condensatore ha un effetto di accumulo di energia e può rispondere alla domanda corrente mutevole ad una velocità molto veloce, in modo da poter migliorare efficacemente la capacità di risposta transitoria dell'alimentazione elettrica in una zona locale. Come scegliere un condensatore con un valore di capacità appropriato e determinare il corretto posizionamento del condensatore in modo che l'impedenza del sistema di distribuzione dell'energia sia inferiore all'impedenza target all'interno dell'intera gamma di frequenze operative del sistema PCB è diventato la chiave per risolvere il problema dell'integrità di potenza. Con l'aiuto di Cadenza PI, la capacità, la quantità e il posizionamento dei condensatori di disaccoppiamento possono essere rapidamente determinati per migliorare l'efficienza di sviluppo.

substrato pcb

2.Simulazione dell'integrità di potenza

2.1Sistema centrale ARM11

In questo articolo, Cadence PI viene utilizzato come strumento di simulazione per analizzare l'integrità di potenza del sistema core ARM11. Il core system ARM11 in questo articolo utilizza il chip S3C6410. S3C6410 è un'architettura ARM11, pacchetto FBGA e un chip che richiede più alimentatori. In questo articolo, il chip ha 2 tensioni di lavoro: alimentazione centrale da 1,2 V, 26 pin di alimentazione (10 pin di alimentazione centrale, 16 pin di alimentazione logica); Alimentazione di interfaccia di ingresso/uscita 3,3 V, ci sono 30 pin di alimentazione I/O. La frequenza di lavoro all'interno del chip è 667 MHz e la frequenza di lavoro dell'interfaccia di ingresso/uscita della memoria esterna è 266 MHz. Il sistema centrale ARM11 adotta una struttura dello stack a 8 strati e la spaziatura tra i livelli è impostata sotto la premessa della corrispondenza di impedenza di simulazione del segnale e degli standard di produzione. Questo articolo utilizza Cadence PI per simulare l'integrità di potenza della rete di alimentazione a tensione centrale ARM11 VDD_ARM.


Secondo il manuale dei dati del chip S3C6410, il consumo di corrente del nucleo è di 200 mA, più tolleranza del 100%, il valore di fluttuazione di tensione ammissibile del sistema è del 4%, e la tensione del nucleo è di 1.2V. Secondo la formula (1), l'impedenza target è impostata nella simulazione It is 0.12 Ω.


2.2 Simulazione dell'integrità energetica

2.2.1 Simulazione, analisi, verifica e ottimizzazione di un singolo nodo di selezione dei condensatori


Nella simulazione a nodo singolo, la connessione fisica effettiva di ogni componente nel sistema di alimentazione viene ignorata. Assumendo che il modulo VRM di regolazione della tensione dell'alimentazione elettrica, la sorgente di eccitazione di simulazione, la sorgente di corrente e tutti i condensatori siano collegati in parallelo, la simulazione a singolo nodo può ottenere ciò che è necessario per mantenere la capacità di impedenza target.


2.2.2 Simulazione multi-nodo, posizionamento di condensatori di disaccoppiamento per ottimizzare il layout

Poiché la simulazione a singolo nodo non tiene conto del layout dei condensatori di disaccoppiamento, al fine di ottenere risultati più accurati, considerare il posizionamento di sorgenti di rumore e condensatori di disaccoppiamento ed eseguire simulazioni multi-nodo nell'intera gamma di frequenze. Nella simulazione multi-nodo, Cadence PI divide il piano di potenza in più reti secondo le definizioni dell'utente e modella ogni rete. Poi, il condensatore di disaccoppiamento posizionato, il modulo di regolazione della tensione VRM e la sorgente di rumore sono collegati alla rete specifica. I punti della rete sono collegati per generare la forma d'onda di simulazione frequenza-impedenza di ogni nodo.


Per ottenere una maggiore precisione, la dimensione della griglia deve essere superiore a 1/10 della lunghezza d'onda corrispondente alla frequenza più alta del sistema.


2.2.3 Analisi della caduta statica di tensione DC IR-Drop del piano di potenza

Affinché il chip funzioni normalmente, la tensione di alimentazione deve essere limitata all'interno dell'intervallo di fluttuazione ammissibile. Le fluttuazioni di potenza sono causate da due parti: perdita di CC e rumore CA. DC IR-Drop è la causa principale della perdita DC. La caduta di tensione statica IR-Drop DC è principalmente correlata alla larghezza della connessione metallica e allo strato utilizzato, alla corrente che scorre attraverso il percorso, al numero e alla posizione dei vias. Dopo aver impostato i pin dell'alimentazione elettrica e la corrente di sink in Cadence PI, analizzare la caduta di tensione DC della rete di tensione di alimentazione centrale ARM11 VDD_ARM dopo il completamento del layout. Quando la frequenza di funzionamento del sistema centrale ARM11 è 667 MHz, la sua tensione DC 1,2 V L'intervallo di fluttuazione ammissibile è +/-0,05 V. Il software di simulazione di Cadenza PI calcola il gradiente di tensione della rete VDD_ARM. Il valore massimo di Drop è 0,013 V, che è inferiore alla gamma di fluttuazione ammissibile di +/-0,05 V, che soddisfa pienamente i requisiti di tensione di funzionamento di S3C6410 e può garantire la stabilità del sistema.


2.2.4 Analisi della densità di corrente del piano di potenza

Quando ci sono troppi vias o distribuzione irragionevole sul piano di potenza, la corrente fluirà attraverso un'area stretta, con conseguente eccessiva densità di corrente in questa area. La più grande area di densità di corrente sul piano di potenza è chiamata punto caldo. Il punto caldo può causare gravi problemi di stabilità termica. Pertanto, è necessario progettare i vias ragionevolmente per rendere uniforme la distribuzione di densità corrente della scheda ed evitare chip vicini e tracce ad alta velocità. Sembrano dei punti caldi.


3.PCB prova di integrità di potenza

Nella prima versione del circuito stampato, l'analisi di Cadenza PI non è stata utilizzata, ma alcuni condensatori di disaccoppiamento sono stati posizionati sulla base dell'esperienza. Durante il debug, è stato scoperto che la forma d'onda del segnale digitale ad alta velocità non era buona e a volte ci sono stati errori. Nella seconda edizione, attraverso l'analisi Cadence PI, sono stati corretti il numero e la posizione dei condensatori di disaccoppiamento e il layout di alcuni originali.


L'alimentatore switching da 1,2 V fornisce una corrente di uscita di circa 0_2~0,8A per il piano di potenza. Quando il carico dinamico è a una tensione costante, l'impedenza di uscita cambia periodicamente e l'ampiezza di corrente può completare un salto di 0,2~0,8 A nello stesso ciclo. Si può vedere dai dati che l'integrità di potenza della seconda versione PCB prodotta dopo l'analisi Cadence PI è stata notevolmente migliorata.


4.Conclusione

Dopo l'analisi di simulazione di Cadence PI, è stata prodotta la scheda PCB del sistema centrale ARM11. Attraverso la misurazione effettiva del circuito, è stato scoperto che ogni sistema di distribuzione dell'energia può funzionare molto bene, che è fondamentalmente coerente con i risultati della simulazione. Con l'aumento ad alta velocità della frequenza del sistema, il sistema di distribuzione dell'energia diventa più complesso e il costo e il ciclo di produzione ingegneristici sono rigorosamente controllati. Nella progettazione di sistemi elettronici, l'analisi di simulazione dell'integrità dell'alimentazione viene eseguita a livello di sistema per simulare il comportamento del sistema reale, che migliora l'efficienza di progettazione e riduce gli errori di progettazione sono necessari.