PCB Tecnico - Progettazione PCB ad alta velocità: sistema sincrono interno dell'orologio

Un altro caso speciale del sistema di clock comune è il sistema di clock sincrono interno. Molti ingegneri inesperti giudicheranno erroneamente il sistema di clock sincrono interno come temporizzazione sincrona della sorgente ed eseguiranno il controllo di lunghezza uguale in base alla temporizzazione sincrona della sorgente, con conseguente errori di progettazione della temporizzazione.

Prima di tutto, esaminiamo come determinare se un sistema è un orologio comune. Il precedente post del blog ha menzionato che trovare un albero dell'orologio e determinare la relazione tra i segnali dell'orologio è la chiave per giudicare i vari sistemi di temporizzazione. Il sistema comune dell'orologio ha generalmente un cristallo o un cristallo esterno, che è collegato all'estremità di azionamento e ricezione del sistema attraverso un distributore dell'orologio (o FPGA può emettere direttamente orologi diversi all'estremità di azionamento e all'estremità di ricezione), e la linea esterna dell'orologio Per controllare la tempistica del sistema, è chiamato un sistema comune dell'orologio.

Il segnale dell'orologio di sincronizzazione interno viene inviato direttamente dall'estremità di guida all'estremità di ricezione. Il precedente post del blog ha menzionato che il margine temporale del sistema di clock comune è piccolo, e uno dei fattori chiave che non possono continuare ad aumentare la frequenza è Tco. A causa di fattori come il processo, è difficile rendere questo Tco troppo piccolo. Ad esempio, il Tco max di SDRAM è generale. Il sistema di clock sincrono interno sostituisce il driver dell'orologio esterno con un buffer interno, in modo che il buffer sul segnale dell'orologio e il buffer sul segnale dati possano essere abbinati per annullarsi l'un l'altro, in modo che l'intervallo tra i valori massimi e minimi del Tco del dispositivo possa essere ridotto e aumentato il margine di temporizzazione rende la tempistica facile da soddisfare.

Il sistema interno di sincronizzazione clock è facile da confondere con la sincronizzazione sorgente. Infatti, è facile distinguerlo afferrando un principio. La sincronizzazione delle sorgenti generalmente esiste nell'orologio di sistema e nel segnale stroboscopio del gruppo di dati, come la relazione tra DQ e DQS e CLK. L'orologio sincrono interno ha un solo segnale di clock condiviso dall'estremità motrice e dall'estremità ricevente (in Mobile SDRAM, il nome del segnale è SDCK)

Pertanto, la sincronizzazione interna è simile nel calcolo all'orologio comune, tranne che c'è un'altra variabile nella disuguaglianza, che è TCLK_FT: Flight time of Clock. La figura 2 mostra il metodo di misura di TCLK_FT.

La formula di calcolo temporale dell'orologio di sincronizzazione interno è: (quando la direzione di propagazione dell'orologio e i dati sono gli stessi, è la direzione positiva)

Tco(max)+Tflight(max)+Tsetup-Tclk_ft+Tjitter+Tmargin

Tco(min)+Tflight(min)-Tclk_ft-Tmargin>Thold

In questo modo, l'orologio può essere nella posizione migliore regolando Tclk_ft. Questo metodo può essere utilizzato anche per regolare la tempistica nella modalità di sincronizzazione esterna. Il metodo di regolazione specifico è stato introdotto nel caso precedente, si può fare riferimento ad esso.

Riassunto:

Da un punto di vista esterno, sincronizzazione interna e sincronizzazione sorgente sono le stesse, ma la struttura interna dei due è diversa. Il metodo di sincronizzazione della sorgente è quello di aggiungere un registro prima del buffer del segnale di clock nella struttura di sincronizzazione interna e l'elaborazione dell'orologio e l'elaborazione dei dati all'interno del chip sono gli stessi. In questo modo, l'orologio può cambiare con la velocità dei dati ed è sempre al centro dei dati.

L'essenza dell'orologio di sincronizzazione interno è ancora il sistema di orologio comune. Il calcolo della tempistica è lo stesso del sistema di clock comune dell'orologio esterno, tranne che Tclk_ft viene aggiunto o sottratto ad entrambe le estremità del risultato di calcolo. La relazione di vincolo temporale è anche la via della lunghezza totale massima e minima, non la via della lunghezza uguale.

L'orologio sincrono interno aumenta i mezzi di regolazione del margine di temporizzazione, e poiché compensa l'influenza di Tco, la temporizzazione è più facile da soddisfare. Tuttavia, il metodo di calcolo della tempistica è più complicato e richiede al progettista di afferrarlo.