Technologie PCB - Introduction et analyse de nouvelles technologies pour l'encapsulation microélectronique

1 Introduction

L'industrie du circuit est devenue la clé du développement de l'économie nationale, et la conception, la fabrication, l'emballage et les tests de circuits intégrés sont les trois piliers de l'industrie du circuit intégré. C'est un consensus à tous les niveaux du leadership et de l'industrie. Les boîtiers microélectroniques affectent directement non seulement les propriétés électriques, mécaniques, optiques et thermiques des circuits intégrés eux - mêmes, mais aussi leur fiabilité et leur coût. Il détermine également la miniaturisation, la multifonctionnalité, la fiabilité et le coût de l'emballage microélectronique, qui est de plus en plus apprécié et en phase de développement florissant à la maison et à l'étranger. Cet article tente de passer en revue le développement rapide de nouvelles technologies d'encapsulation microélectronique depuis les années 1990, y compris des technologies telles que l'encapsulation à matrice sphérique (BGA), l'encapsulation de taille de puce (CSP), l'encapsulation au niveau de la plaquette (WLP), l'encapsulation tridimensionnelle (3d) et L'Encapsulation du système (SIP). Présentation de l'état actuel de son développement et de ses caractéristiques techniques. Le concept d'encapsulation microélectronique à trois niveaux est également présenté. Et a fait quelques réflexions et suggestions sur le développement de nouvelles technologies d'emballage microélectronique dans notre pays. Cet article tente de passer en revue le développement rapide de nouvelles technologies d'encapsulation microélectronique depuis les années 1990, y compris des technologies telles que l'encapsulation à matrice sphérique (BGA), l'encapsulation de taille de puce (CSP), l'encapsulation au niveau de la plaquette (WLP), l'encapsulation tridimensionnelle (3d) et L'Encapsulation du système (SIP). Présentation de l'état actuel de son développement et de ses caractéristiques techniques. Le concept d'encapsulation microélectronique à trois niveaux est également présenté. Et a fait quelques réflexions et suggestions sur le développement de nouvelles technologies d'emballage microélectronique dans notre pays.

2 boîtier microélectronique tertiaire

Pour l'encapsulation microélectronique, nous devons d'abord décrire le concept d'encapsulation tertiaire. En général, l'emballage microélectronique est divisé en trois niveaux. L'Encapsulation dite de premier niveau est l'encapsulation d'une ou plusieurs puces de circuit intégré sous une forme d'encapsulation appropriée, après segmentation de la plaquette semi - conductrice, et l'utilisation d'une liaison filaire (WB) et d'une bande porteuse pour les zones de soudure de la puce et les broches externes de l'encapsulation. Connectez le Collage automatique (tab) et le collage à puce inversée (FCB) pour en faire des composants électroniques ou des composants dotés de fonctions pratiques. Le boîtier primaire comprend deux catégories: les modules monopuce (SCM) et les modules Multi - puces (MCM). L'encapsulation de troisième niveau consiste à connecter les produits de l'encapsulation de deuxième niveau à la carte mère via une sélection hiérarchique, une prise d'interconnexion ou une carte de circuit flexible pour former un boîtier tridimensionnel formant un système complet. Les emballages de ce niveau doivent comprendre des connecteurs et des panneaux laminés assemblés et flexibles, ainsi que d'autres matériaux, conceptions et techniques d'assemblage pertinents. Ce niveau est également appelé système en package. L'Encapsulation dite microélectronique est un concept global qui englobe tout le contenu technique, de l'encapsulation unipolaire à l'encapsulation tripolaire. Nous devrions intégrer nos connaissances existantes dans la piste de l'emballage microélectronique international, ce qui est bénéfique non seulement pour l'échange technologique de notre industrie de l'emballage microélectronique avec l'étranger, mais aussi pour le développement de l'emballage microélectronique lui - même dans notre pays.

3 nouvelles technologies d'encapsulation microélectronique

L'histoire de l'encapsulation de circuits intégrés est divisée en trois phases. La première phase, avant les années 1970, était principalement l'emballage en boîte. Comprend le boîtier rond métallique d'origine (type to), plus tard le boîtier à double rangée en céramique (CDIP), le boîtier à double rangée en verre céramique (cerdip) et le boîtier à double rangée en plastique (PDIP). Le PDIP en particulier est devenu un produit courant en raison de ses performances exceptionnelles, de son faible coût et de sa production de masse. Au cours de la deuxième phase après les années 1980, l'encapsulation des conducteurs quadrilatères de type montage en surface était prédominante. À l'époque, la technologie d'encapsulation de surface était connue comme une révolution dans le domaine de l'encapsulation électronique et s'est développée rapidement. En contrepartie, de nombreuses formes d'emballage adaptées à la technologie d'encapsulation de surface, telles que le plastic Lead Chip Package (PLCC), le plastic Quad plane package (pqfp), le plastic Small Profile package (PSOP) et le Leadless Quad plane package, entre autres. Le pqfp est devenu le produit dominant de cette période en raison de sa haute densité, de son faible espacement des fils, de son faible coût et de son aptitude au montage en surface. La troisième phase, après les années 1990, est apparue principalement sous la forme d'une encapsulation de réseaux régionaux. Un substrat multicouche en couches minces MCM (MCM - d), une carte de circuit imprimé multicouche en plastique MCM (MCM - l) et un substrat en couches épaisses MCM (MCM - l).

3.13d paquet

Il existe principalement trois types d’encapsulation 3D, les encapsulations 3D enterrées. Actuellement, il existe principalement trois façons: l'une consiste à "noyer" les éléments R, C ou IC dans différents substrats ou couches diélectriques de câblage multicouches, puis à monter les couches supérieures SMC et SMD pour réaliser une Encapsulation tridimensionnelle, cette structure étant appelée Encapsulation 3D embarquée; Le second consiste à implémenter le câblage multicouche sur le substrat actif après l'intégration à l'échelle de la tranche de silicium (WSL), puis à installer les couches supérieures SMC et SMD pour former un boîtier tridimensionnel. Une telle structure est appelée Encapsulation 3D de type substrat actif; Le troisième est basé sur un boîtier 2D, en empilant plusieurs puces nues, des puces encapsulées, des composants Multi - Puces et même des plaquettes. Interconnectés pour former un boîtier tridimensionnel. Cette structure est appelée Encapsulation 3D empilée. Parmi ces types de boîtiers 3D, celui qui connaît la croissance la plus rapide est celui des boîtiers à puce nue empilés. Il y a deux raisons à cela. Tout d'abord, l'énorme marché des téléphones cellulaires et d'autres biens de consommation exige une réduction de l'épaisseur de l'emballage tout en ajoutant des fonctionnalités. Deuxièmement, il utilise des processus qui sont largement compatibles avec les processus traditionnels et qui, après avoir été améliorés, peuvent rapidement être produits en série et mis sur le marché. Selon les prévisions de prismarks, les ventes mondiales de téléphones portables passeront de 393 millions en 2001 à 785 à 144 millions en 2006. La croissance annuelle atteint 15 - 24%. Ainsi, sur cette base, on estime que les paquets de puces nues empilées augmenteront de 50 à 60% d'ici 2006. La figure 6 montre l'apparence d'un boîtier empilé de puces nues. Son niveau actuel et les tendances de son évolution sont présentés dans le tableau 3.

Il existe deux méthodes d'empilage pour l'encapsulation de puces nues empilées. L'un est de type pyramidal, dans lequel la taille de la puce nue devient de plus en plus petite à partir de la couche inférieure; L'autre est du type cantilever, dans lequel les puces empilées ont les mêmes dimensions. Dans la phase initiale de l'application aux téléphones portables, l'empilage des boîtiers de puces nues consistait principalement à empiler la mémoire flash et la SRAM ensemble. Actuellement, flash, DRAM, IC logiques et analogiques peuvent être empilés ensemble. Les technologies clés impliquées dans l'empilage des boîtiers de puces nues sont les suivantes. 1. La technologie d'amincissement de disque, en raison des exigences de plus en plus minces pour l'emballage de produits tels que les téléphones cellulaires, l'épaisseur actuelle de l'emballage est inférieure à 1,2 mm ou même 1,0 mm. Le nombre de puces empilées est en constante augmentation, de sorte que l'amincissement de la puce doit être fait. Les méthodes d'amincissement des plaques comprennent le broyage mécanique, la gravure chimique ou ADP (Atmospheric downstream plasma). L'amincissement par meulage mécanique est généralement d'environ 150 îles. Le procédé de gravure plasma peut atteindre 100 angströms, un amincissement de 75 - 50 angströms étant en cours de développement; 2.low arc joint, parce que l'épaisseur de la puce est inférieure à 150 îles, donc l'Arc de jonction élevé doit être inférieur à 150 îles. À l'heure actuelle, la hauteur normale de l'arc d'engagement pour un fil de 25 angströms est de 125 angströms, mais après un processus d'optimisation de l'engagement inverse, la hauteur de l'arc peut atteindre 75 angströms ou moins. Dans le même temps, la technologie de collage inverse nécessite un processus de pliage accru pour assurer l'espace entre les différentes couches de collage; 3. Technologie de liaison de fil sur la poutre en porte - à - faux, la poutre en porte - à - faux est hors de la longueur, plus la déformation de la puce pendant le processus de liaison, doit être optimisée pour la conception et l'optimisation. Le processus 4. Technologie de production de plaquettes; 5. Technologie de moulage sans Oscillation (nosweep) pour le fil collé. Les possibilités de court - circuit augmentent en raison de la densité plus élevée des lignes de jonction, de leur longueur plus longue et de leur forme plus complexe. L'utilisation d'un composé de moulage à faible viscosité et la réduction de la vitesse de transfert du composé de moulage contribuent à réduire l'oscillation de la ligne de jonction. Actuellement, la technique de moulage sans oscillation de la ligne de liaison (nosweep) a été inventée.

3.2 boîtier à matrice sphérique (BGA)

Le boîtier array (BGA) est un nouveau type de boîtier développé dans le monde entier au début des années 1990.

Les bornes d'E / s du boîtier BGA sont réparties sous le boîtier sous forme de points de soudure circulaires ou colonnaires. L'avantage de la technologie BGA est que, bien que le nombre de broches d'E / s ait augmenté, l'espacement des broches, au lieu de diminuer, a augmenté. Améliorer le taux de finition de l'assemblage; Bien que la consommation d'énergie du BGA augmente, le soudage peut être effectué par la méthode de l'effondrement contrôlé de la puce, améliorant ainsi ses performances électrothermiques; Réduction de l'épaisseur et du poids par rapport aux techniques d'emballage précédentes; Les paramètres parasites sont réduits, le retard de transmission du signal est faible et la fréquence d'utilisation est fortement améliorée; L'ensemble peut être soudé coplanaire avec une grande fiabilité.

Les avantages exceptionnels de ce BGA sont: 1. Meilleures performances électriques: BGA utilise des billes de soudure au lieu de fils, ce qui entraîne des chemins de fils plus courts et réduit la latence, la résistance, la capacité et l'inductance des broches; 2. Densité d'emballage plus élevée; Comme les billes de soudure sont disposées sur tout le plan, le nombre de broches est plus élevé pour une même zone. Par exemple, un BGA de 31 mm de côté a 900 broches lorsque les billes de soudage sont espacées de 1 mm. À titre de comparaison, un qfp de 32 mm de côté et de 0,5 mm d'espacement des broches n'a que 208 broches; 3, l'espacement des sections BGA est de 1,5 mm, 1,27 mm, 1,0 mm, 0,8 mm, 0,65 mm et 0,5 mm respectivement, entièrement compatible avec la technologie et l'équipement de montage en surface existants, l'installation est plus fiable; 4. La tension superficielle lors de la fusion de la soudure a un effet "auto - aligné", ce qui évite la perte de déformation des conducteurs d'emballage traditionnels et améliore considérablement le taux de finition de l'assemblage. Les broches BGA sont solides et faciles à transférer; 6. La forme de plomb de boule de soudure convient également aux composants Multi - Puces et à l'emballage du système. BGA a donc connu un développement explosif. En raison des matériaux de substrat différents, BGA comprend un boîtier de matrice à billes en plastique (PBGA), un boîtier de matrice à billes en céramique (cbga), un boîtier de matrice à billes porteuses (tbga), un boîtier de matrice à billes de radiateur (ebga), un boîtier de matrice à billes métalliques (mbga), Et le paquet inversé de matrice de boule de puce (fcbga.pqfp peut être appliqué à l'installation en surface, qui est son principal avantage.mais lorsque l'espacement des fils de pqfp atteint 0,5 mm, sa technologie d'assemblage devient complexe.dans les applications où le nombre de fils est supérieur à 200 et la taille du boîtier est supérieure à 28 mm carrés, le boîtier BGA remplacera inévitablement le pqfp.parmi les types de boîtiers BGA mentionnés ci - dessus, le fcbga est le plus prometteur pour devenir E le boîtier BGA à la croissance la plus rapide, prenons - le comme exemple pour décrire les techniques de processus et les matériaux BGA. En plus de tous les avantages du BGA, le fcbga a: 1. Excellente performance thermique et peut installer un radiateur à l'arrière de la puce; 2. Haute fiabilité, en raison de la fonction de remplissage fcbga sous la puce améliore considérablement la durée de vie de fatigue fcbga; 3, avec la réusinabilité forte.

Étant donné que d'autres composants sont déjà montés sur des plaques d'assemblage de surface, il est impératif d'utiliser un petit gabarit spécifique à BGA. L'épaisseur du gabarit et la taille de l'ouverture doivent être déterminées en fonction du diamètre de la bille et de la distance de celle - ci. Après l'impression, la qualité d'impression doit être vérifiée. Si non conforme, le PCB doit être nettoyé. Ré - Imprimer après nettoyage et séchage. Pour les CSP avec un pas de billes inférieur ou égal à 0,4 mm, aucune pâte à souder n'est nécessaire, donc aucun gabarit d'usinage n'est nécessaire pour le retravaillage, le flux de pâte à souder est appliqué directement sur les plots de PCB. Placez le PCB qui doit être retiré dans le four de brasage, appuyez sur le bouton de retour, attendez que la machine se termine selon la procédure définie, appuyez sur le bouton d'entrée et de sortie lorsque la température est la plus élevée et utilisez une ventouse à vide pour retirer les composants qui doivent être retirés et la carte PCB peut être refroidie.

Les technologies clés impliquées dans le fcbga comprennent la technologie de fabrication de brides de puce, la technologie de collage de puce inversée, la technologie de fabrication de plaques imprimées multicouches (y compris les substrats en céramique multicouche et les substrats en résine BT), la technologie de remplissage de fond de puce, la technologie de fixation de billes de soudure et la technologie de fixation de plaques Dissipateurs de chaleur, entre autres. Les matériaux d'emballage qu'elle concerne comprennent principalement les catégories suivantes. Matériau de la bosse: Au, pbsn, AuSn, etc.; Matériau de métallisation sous Plots: Al / Niv / Cu, Ti / ni / Cu ou Ti / W / au; Matériel de soudure: soudure pbsn, soudure sans plomb; Matériau de substrat multicouche: substrat Céramique Co - cuit à haute température (htcc), substrat Céramique Co - cuit à basse température (LTCC), substrat en résine BT; Matériau de remplissage du fond: résine liquide; Colle conductrice de chaleur: silicone; Radiateur: cuivre.

3.3 boîtier de taille de puce (CSP)

L'Encapsulation CSP (Chip level Packaging) fait référence à l'encapsulation au niveau de la puce. La technologie d'encapsulation de puce mémoire de dernière génération pour l'encapsulation CSP améliore ses performances techniques. Encapsulation CSP l'encapsulation CSP peut faire en sorte que le rapport de la surface de la puce à la surface d'encapsulation dépasse 1: 1,14, ce qui est assez proche de l'idéal 1: 1. La taille absolue n'est que de 32 millimètres carrés, soit environ 1 / 3 de celle d'un BGA normal, ce qui n'est que l'équivalent. C'est 1 / 6 de la surface de la puce de mémoire tsop. L'Encapsulation CSP peut tripler la capacité de stockage dans le même espace par rapport à l'encapsulation BGA.

Chip Size Packaging (CSP) et BGA sont des produits de la même époque, résultant de la miniaturisation et de la portabilité de machines entières. La définition américaine jedec d'un CSP est: 120% de la surface d'encapsulation d'une puce LSI inférieure ou égale à la surface d'une puce LSI est appelée CSP. Étant donné que de nombreux CSP prennent la forme de BGA, les autorités de l'industrie de l'emballage depuis près de deux ans considèrent que l'espacement des billes de soudure supérieur ou égal à 1 mm est BGA et inférieur à 1 mm est CSP. Parce que les CSP ont des avantages plus importants: 1. Boîtier ultra - compact avec des dimensions approximatives de la puce; 2. Protection de feuille nue; 3. Excellentes propriétés électriques et thermiques; 4. Haute densité d'emballage; 5. Facile à tester et vieillir; 6. Facile à souder, installer, réparer et remplacer. Ainsi, au milieu des années 1990, il y a eu un développement à grande échelle, avec un taux de croissance annuel d'environ le double. Comme les CSP sont dans une phase florissante, leurs types sont limités. Tels que les substrats rigides CSP, les substrats flexibles CSP, les CSP de type Lead Frame, les CSP microformés, les CSP de type pad array, les microbga, les BCC, les CSP de type qfn, les CSP de type Chip Stacked et les CSP de niveau Wafer (wlcsp), etc. l'espacement des fils des CSP est généralement inférieur à 1,0 mm, y compris 1,0 mm, 0,8 mm, 0,65 mm, 0,5 mm, 0,4 mm, 0,3 mm et 0,25 mm.

Typiquement, un CSP découpe une plaquette en une seule puce IC, puis implémente une Encapsulation back - end, alors qu'un wlcsp est différent. Tout ou la plupart de ses étapes de processus sont effectuées sur des morceaux de silicium qui terminent le processus précédent et finissent par couper directement les morceaux de silicium en dispositifs individuels et indépendants. Cette Encapsulation est donc également appelée Encapsulation au niveau de la plaquette (WLP). Ainsi, les CSP ont des avantages uniques en plus d'avoir des avantages communs: 1. Haute efficacité d'usinage d'encapsulation, peut traiter plusieurs plaquettes en même temps; 2. A les avantages de l'emballage de puce inversé, c'est - à - dire léger, mince, court et petit; 3. Par rapport au processus précédent, seuls deux processus de recâblage de broches (RDL) et de production de bosses ont été ajoutés, le reste étant traditionnel; 4. Réduit les tests multiples dans l'emballage traditionnel. Par conséquent, les grandes sociétés d'encapsulation IC du monde entier investissent dans la recherche, le développement et la production de ce type de wlcsp. Les inconvénients du wlcsp sont le faible nombre actuel de broches, l'absence de normalisation et le coût élevé.

La forme de broche centrale de la puce mémoire encapsulée CSP réduit efficacement la distance de conduction du signal et réduit son atténuation en conséquence. Les performances anti - brouillage et anti - bruit de la puce peuvent également être considérablement améliorées, ce qui permet également au csp15 d'avoir un temps d'accès supérieur à BGA% - 20%. Dans la méthode d'encapsulation CSP, les particules de stockage sont soudées sur la carte PCB par des billes de soudure. En raison de la grande surface de contact entre les points de soudure et la carte PCB, la chaleur générée par la puce mémoire pendant le fonctionnement peut être facilement transférée à la carte PCB. Sur la plaque et rayonnant vers l'extérieur. Le boîtier CSP peut voir la dissipation de chaleur et une bonne efficacité thermique de l'arrière. La résistance thermique du CSP est de 35°c / W, tandis que celle du tsop est de 40°C / W.

La technologie CSP est proposée lors de la mise à niveau des produits électroniques. L'objectif est d'utiliser de grandes puces (celles qui ont plus de fonctionnalités, de meilleures performances et des puces plus complexes) pour remplacer les petites puces précédentes. Son emballage occupe la plaque d'impression. La zone reste la même ou plus petite. C'est en raison de la petite taille et de l'emballage mince du produit CSP qu'il a rapidement trouvé une application dans les appareils électroniques mobiles portables. En août 1996, la société japonaise Sharp a commencé la production de masse de produits CSP; En septembre 1996, la société japonaise Sony a commencé à assembler des caméras avec des produits CSP fournis par les sociétés japonaises TI et NEC; En 1997, les États - Unis ont également commencé à fabriquer des produits CSP. Il y a des dizaines d'entreprises dans le monde qui peuvent offrir des produits CSP et il existe plus de cent variétés de produits CSP. [le

Outre les technologies de dépôt de métal, de lithographie, de gravure, etc., les technologies clés impliquées dans le wlcsp comprennent également la technologie de recâblage (RDL) et la technologie de production de bosses. Typiquement, les Plots d'extraction sur la puce sont disposés sur une couche carrée d'aluminium autour de l'âme du tube. Pour adapter le WLP à l'espacement plus large des plots du boîtier secondaire SMT, il est nécessaire de redistribuer ces Plots pour qu'en changeant l'agencement périphérique de la puce en un agencement matriciel sur la surface active de la puce, cela nécessite une technologie de recâblage (RDL). La technologie de fabrication de billes de soudure peut être imprimée en utilisant le placage, le placage chimique, l'évaporation, le placement de billes et la pâte à souder. Actuellement, la méthode de placage reste la plus répandue, suivie de la méthode d'impression de pâte d'étain. Le matériau UBM dans le recâblage est Al / Niv / Cu, t1 / Cu / ni ou Ti / W / au. Les matériaux diélectriques utilisés sont des matériaux photosensibles BCB (benzocyclobutène) ou Pi (polyimide) tels que au, pbsn, AuSn, in, etc.

3.4 paquets système (SIP)

Il existe généralement deux façons de remplir la fonction d'un système complet électronique. L'un est le système sur puce, ou SOC pour faire court. C'est - à - dire que les fonctions du système électronique complet sont réalisées sur une seule puce; L'autre est un système dans un paquet appelé SIP (systeminpackage). C'est - à - dire que la fonction de l'ensemble du système est réalisée par encapsulation. Académiquement, il s'agit de deux voies technologiques, tout comme les circuits intégrés monolithiques et les circuits intégrés hybrides, chacun avec des avantages et chacun avec des marchés d'application. La technologie et les applications sont complémentaires. Les auteurs estiment que les SOC devraient être utilisés principalement pour les produits de haute performance avec de longs cycles d'application, tandis que les SIP devraient être utilisés principalement pour les produits de consommation avec des cycles d'application courts.

Une caractéristique importante de SIP est qu'il ne définit pas le type de session à établir, mais seulement comment les sessions doivent être gérées. Avec cette flexibilité, cela signifie que SIP peut être utilisé pour de nombreuses applications et services, y compris les jeux interactifs, la musique et la vidéo à la demande, ainsi que la voix, la vidéo et la conférence Web. Les messages SIP sont basés sur du texte et sont donc faciles à lire et à déboguer. Pour les concepteurs, la programmation des nouveaux services est plus simple et plus intuitive. SIP réutilise les descriptions de type MIME comme un client de messagerie et peut donc lancer automatiquement des applications liées à la session. SIP réutilise plusieurs services et protocoles Internet relativement matures existants, tels que DNS, RTP, rsvp, etc.

SIP est plus flexible, évolutif et ouvert. Il a inspiré Internet et les réseaux IP fixes et mobiles pour lancer une nouvelle génération de services. SIP peut compléter des messages réseau sur plusieurs ordinateurs et téléphones, simulant une session d'établissement Internet.

SIP utilise une technologie éprouvée d'assemblage et d'interconnexion pour intégrer divers circuits intégrés tels que des circuits CMOS, des circuits GaAs, des circuits SiGe ou des dispositifs optoélectroniques, des dispositifs MEMS et divers composants passifs tels que des condensateurs, des inductances et d'autres dans un seul boîtier pour réaliser l'intégration. Fonctions du système de la machine. Les principaux avantages sont: 1. Utiliser les composants commerciaux existants et réduire les coûts de fabrication; 2. Le temps d'entrée du produit sur le marché est plus court; 3. Plus de flexibilité, que ce soit la conception ou l'exécution; 4. Intégrer différents types de circuits et de composants, relativement facile à mettre en œuvre. Le module intégré à un seul niveau (Single Integrated Module) développé au Georgia Institute of Technology aux États - Unis est typique de sip. Une fois le projet terminé, l'efficacité, les performances et la fiabilité de l'emballage seront multipliées par 10 et la taille et le coût seront considérablement réduits. Les objectifs prévus pour 2010 comprennent une densité de câblage de 6 000 CM / cm2; La densité thermique atteint 100 W / CM 2; La densité des composants atteint 5000 / CM 2; La densité I / o atteint 3000 / CM 2.

Bien que le SIP soit encore une nouvelle technologie et qu’il ne soit pas encore mature, il reste une technologie prometteuse. En Chine en particulier, cela pourrait être un raccourci vers le développement d'un système complet.

4 réflexions et suggestions

Face à la situation florissante de l'encapsulation microélectronique dans le monde et à l'analyse de la situation actuelle dans notre pays, nous devons réfléchir profondément à certaines questions.

I. attache une grande importance à l'intégration verticale de l'emballage microélectronique à trois niveaux. Nous devons utiliser le système électronique comme un chef de file, influencer l'emballage primaire, secondaire et tertiaire, afin d'occuper le marché, d'améliorer l'efficacité économique et de poursuivre le développement. Pour cette raison, nous avons proposé de développer l'emballage microélectronique de notre pays en utilisant les téléphones portables et les radars comme plate - forme technologique.

Deuxièmement, une grande importance est accordée à la fusion croisée de différents domaines et de différentes technologies. Le croisement et la fusion de différents matériaux donnent naissance à de nouveaux matériaux; L’intersection et la convergence de différentes technologies donnent naissance à de nouvelles technologies; L'intersection et la convergence de différents domaines ont donné naissance à de nouveaux domaines. Dans le passé, il y avait beaucoup d'échanges dans la même industrie, mais pas assez dans les différentes industries. Pour jouer pleinement le rôle des branches de l'Institut d'électronique, organiser activement les échanges techniques.

Trois L'emballage microélectronique est inextricablement lié à l'électronique. Elle est devenue la technologie de base qui conditionne le développement des produits électroniques et même des systèmes. C'est l'une des technologies de fabrication avancées dans l'industrie électronique. Celui qui le maîtrise maîtrise maîtrise l'avenir de l'électronique et des systèmes.

L'emballage microélectronique doit évoluer avec le temps pour se développer. L'histoire de l'encapsulation microélectronique internationale en témoigne. Comment l'emballage microélectronique dans notre pays évolue - t - il avec le temps? La priorité est d'étudier la stratégie de développement de l'emballage microélectronique dans notre pays et de développer la planification du développement. Deuxièmement, l'optimisation du système de production scientifique et technologique de notre emballage microélectronique. Troisièmement, la promotion active et le développement vigoureux de technologies originales appartenant à la propriété intellectuelle autonome de notre pays.