Technologie PCB - Comprendre les contrôleurs pour écrans LCD

Avec le développement continu de la technologie d'affichage, l'affichage à cristaux liquides True Color avec ses avantages de haute résolution, de contraste élevé et de haute définition occupe progressivement une place importante dans le système d'affichage intégré PCB. À l'heure actuelle, la conception et le développement de contrôleurs à cristaux liquides basés sur des plates - formes embarquées PCB sont principalement réalisés de deux manières: les contrôleurs à cristaux liquides embarqués arm et les dispositifs de contrôle indépendants. Cependant, ces deux modes de réalisation présentent des inconvénients. L'utilisation de contrôleurs embarqués peut alourdir la charge du processeur PCB et limiter la fréquence d'affichage. Les dispositifs de contrôle PCB externes sont non seulement coûteux, mais aussi très spécifiques, ce qui est difficile. S'adapte à différents types d'écrans LCD.

Sur la base de ce problème, cet article propose un schéma de conception pour un contrôleur à cristaux liquides basé sur arm et FPGA. D'une part, une telle solution de conception permet d'augmenter le taux d'écriture de la mémoire vidéo en faisant fonctionner le dispositif de mémoire tampon de trame sous le système d'exploitation Linux, ce qui allège la charge du processeur. D'une part, l'utilisation de FPGA pour réaliser la conception du Contrôleur LCD, avec un cycle de développement court, une faible consommation d'énergie et une portabilité flexible, peut être appliquée à différents écrans LCD de petite et moyenne taille.

Le système se compose principalement d'un microcontrôleur, d'un FPGA (Contrôleur LCD), d'une cellule mémoire et d'une interface périphérique. Le schéma bloc de ce système est représenté sur la figure 1.

Processus de fonctionnement du système: sous l'effet des signaux de commande de temporisation générés par le circuit de génération de temporisation interne au FPGA, le Contrôleur LCD lit les données nécessaires à l'affichage du microcontrôleur via l'interface Framebuffer et les stocke dans la mémoire tampon d'affichage SRAM. Simultanément, l'écran LCD lit les données d'affichage de la mémoire d'affichage SRAM et affiche les informations de données directement en temps réel via un circuit de conversion de format de données.

Le Contrôleur LCD est implémenté sur la base d'un FPGA. Cette procédure utilise la série cvclone (Hurricane) eplc6q240 d'altera. Le FPGA dispose d'une interface d'E / s de transmission de données haute vitesse qui peut atteindre un taux de lecture de mémoire d'affichage élevé, améliorant considérablement la fréquence d'images de l'écran LCD. Dans le même temps, un FPGA est un dispositif logique programmable qui permet des opérations logiques complexes et fournit un calendrier de contrôle complexe. L'affichage à cristaux liquides adopte l'affichage à cristaux liquides TFT - LCD de type lq035q3dg01 avec la résolution de 320 & Times; 240, et le signal d'image est au format RGB.

Comme la SRAM a une vitesse de lecture et d'écriture plus élevée, le cache d'affichage de ce schéma de conception de PCB utilise 1 SRAM is61lv51216al avec une capacité de bloc de 512 ko et une vitesse de lecture et d'écriture d'environ 10 ns. La taille de l'image affichée est de 125 Ko (320x240x2 / li024) et la vitesse de lecture et d'écriture de la mémoire d'affichage par FPGA est d'environ 200 ns, ce qui répond aux exigences du système.

L'unité de commande principale développée par la conception du Contrôleur a adopté l'at9lrm9200 d'ATMEL (ou simplement 9200) comme MCU. Le processeur PCB est basé sur le noyau arm920t et fonctionne à 180 MHz. Avec des performances allant jusqu'à 200 mi / s, le système utilise le système d'exploitation Linux open source. Cependant, l'ARM9, en tant que terminal de contrôle du système, nécessite de nombreuses tâches telles que l'acquisition d'informations, le traitement et la communication externe. Si le Contrôleur LCD lit également les données de la mémoire pour l'affichage, cela pèsera sur le processeur et réduira le cache d'affichage. La vitesse à laquelle les données sont lues affecte l'affichage en temps réel de l'écran LCD. Ainsi, cet article propose une méthode d'application basée sur l'interface Framebuffer sous le système d'exploitation Linux qui augmente considérablement la vitesse de lecture des données de la mémoire d'affichage et donc le temps réel de l'ensemble du système d'affichage. La figure 3 montre la connexion du circuit d'interface at91rm9200.

La conception logicielle du système est principalement divisée en deux parties: la conception du Contrôleur à cristaux liquides basé sur FPGA et la conception du pilote Frame Buffer sous le système d'exploitation Linux.

Le Contrôleur LCD de cette conception se compose principalement de modules tels que la lecture et l'écriture de cache, l'interface MCU et le contrôle de synchronisation LCD.

Selon le principe de l'affichage TFT - LCD, les principaux signaux de commande nécessaires à l'affichage comprennent un signal d'horloge pixel, un signal PCB de synchronisation ligne / champ et un signal de validation. La résolution de l'écran de ce schéma est de 320x240 et nécessite de concevoir la fréquence de rafraîchissement de l'écran à cristaux liquides à 60 Hz, soit 60 Hz pour le signal de synchronisation de champ (vsync). Composé d'un signal de synchronisation de ligne, la période du signal de synchronisation de ligne est alors de 1 / (60x240) s, puis le signal de synchronisation de ligne (hsync) est de 15 kHz. De la même manière, le signal d'horloge pixel (CK) est de 5 MHz.

Le module IP intégré à boucle à verrouillage de phase (PLL) du FPGA est utilisé pour diviser le signal d'horloge FPGA 50 MHz F - Clk par 10, en un signal d'horloge pixel 5 MHz. En utilisant l'approche de la machine d'état, le module de contrôle de synchronisation a été conçu dans le langage de description matérielle verilog, fournissant des signaux de contrôle de PCB vsync, hsync et enab qui répondent aux exigences de synchronisation de l'écran LCD. Une fois la conception du PCB terminée, la simulation temporelle a été effectuée dans un environnement quatusli et les résultats de la simulation sont conformes aux exigences de synchronisation.

SRAM est un module de stockage vidéo. On voit que la transmission de données PCB entre le Contrôleur LCD et le microcontrôleur est lue sous le contrôle de l'horloge ARM, tandis que l'écran LCD lit les données de la SRAM sous le contrôle du signal d'horloge pixel CK. En réponse aux problèmes de transfert de données PCB entre différents domaines d'horloge simultanée, la solution utilise la conception FPGA pour implémenter une FIFO asynchrone.