Technologie PCB - Conception de PCB haute vitesse: système d'horloge synchrone interne

Un autre cas particulier d'un système d'horloge universel est un système d'horloge synchrone interne. Beaucoup d'ingénieurs inexpérimentés vont mal évaluer un système d'horloge de synchronisation interne comme une séquence de synchronisation de la source et effectuer des contrôles isométriques en fonction de la séquence de synchronisation de la source, ce qui entraîne des erreurs de conception de la séquence.

Tout d'abord, examinons comment déterminer si un système est une horloge commune. Des articles de blog précédents ont mentionné que trouver un arbre d'horloge et déterminer la relation entre les signaux d'horloge est la clé pour juger les différents systèmes de synchronisation. Un système d'horloge commun comporte généralement un cristal ou cristal externe relié aux extrémités motrice et réceptrice du système par l'intermédiaire d'un répartiteur d'horloge (ou FPGA peut fournir des horloges différentes directement aux extrémités motrice et réceptrice), une ligne d'horloge externe contrôlant la cadence du système, appelée Système d'horloge commun.

Le signal d'horloge de l'horloge de synchronisation interne est transmis directement de l'extrémité de pilotage à l'extrémité de réception. Des articles de blog précédents ont mentionné que l'un des facteurs clés pour un système d'horloge universel avec une marge de synchronisation très faible et ne pouvant pas continuer à augmenter la fréquence est le TCO. Il est difficile de rendre ce TCO trop petit en raison de facteurs tels que le processus. Par exemple, TCO - Max pour SDRAM est générique. Il y a 5.4ns. Le système d'horloge synchrone interne remplace le pilote d'horloge externe par une mémoire tampon interne, ce qui permet d'adapter la mémoire tampon sur le signal d'horloge et la mémoire tampon sur le signal de données pour s'annuler mutuellement, ce qui permet de réduire la plage entre le maximum et le minimum du dispositif TCO et d'augmenter la marge de synchronisation pour que le timing soit facile à respecter.

Le système d'horloge de synchronisation interne peut facilement être confondu avec la synchronisation de source. En fait, il est facile de distinguer un principe en le maîtrisant. La séquence de synchronisation de la source est généralement présente dans les signaux stroboscopiques de l'horloge système et des groupes de données, tels que les relations entre DQ et dqs et Clk. L'horloge de synchronisation interne n'a qu'un seul signal d'horloge partagé entre le pilote et le récepteur (dans mobile SDRAM, le nom du signal est sdck)

Le rythme de synchronisation interne est donc similaire en calcul à l'horloge commune, sauf qu'il existe une variable supplémentaire dans l'inégalité, à savoir tclk - FT: le temps de vol de l'horloge. La figure 2 montre la méthode de mesure de tclk - FT.

La formule de calcul de la synchronisation de l'horloge de synchronisation interne est la suivante: (positive lorsque le sens de propagation de l'horloge et des données est le même)

TCO (max) + tflight (max) + tetup - tclk - FT + tjitter + tmargin < tcycle

TCO (min) + t - Ray (min) - tclk - FT - tmargin > thold

De cette façon, l'horloge peut être dans une position optimale en ajustant tclk - FT. Cette méthode peut également être utilisée pour ajuster le timing en mode de synchronisation externe. Des méthodes d'ajustement spécifiques ont déjà été présentées dans les cas précédents, auxquels vous pouvez vous référer.

Résumé:

Extérieurement, la synchronisation interne et la synchronisation source sont identiques, mais les deux ont des structures internes différentes. La méthode de synchronisation de source consiste à ajouter, dans une structure de synchronisation interne, un registre devant la mémoire tampon du signal d'horloge, le traitement de l'horloge et le traitement des données à l'intérieur de la puce étant identiques. De cette façon, l'horloge peut varier avec la vitesse des données et se trouve toujours au milieu des données.

L'essence de l'horloge de synchronisation interne reste le système d'horloge universel. Le calcul de temporisation est identique au système d'horloge commun de l'horloge externe, à l'exception de l'addition ou de la soustraction de tclk - FT aux deux extrémités du résultat du calcul. Les relations de contraintes temporelles sont également des moyens de longueur totale maximale et minimale, plutôt que des moyens de longueur égale.

L'horloge de synchronisation interne augmente les moyens de réglage de la marge de temporisation et, comme elle annule l'effet du TCO, la temporisation est plus facile à respecter. Cependant, les méthodes de calcul du chronométrage sont plus complexes et doivent être maîtrisées par les ingénieurs concepteurs.