L'actualité PCB - Expérience dans la disposition du matériel

Câblage des lignes d'horloge

1. Couche de surface sans câblage d'horloge ou longueur de câblage = < 500mil (clé de câblage de couche de surface d'horloge = < 200mil); Et le reflux doit être fait en utilisant un plan de masse complet et le pont n'est pas divisé par un croisement ou par un croisement.

2. Aucun autre câblage ne traverse la couche top dans la région de l'oscillateur à cristal et du circuit de commande d'horloge; (c’est parfois difficile à satisfaire).

3. Évitez les autres lignes de signal autour de la ligne de signal et respectez le principe 3W si nécessaire (la distance centrale des deux lignes est 3 fois la largeur de la ligne). Ceci n'est généralement pas pris en compte lors de la disposition de lignes de données ou d'adresses. Et concentrez - vous sur le timing (longueur égale).

4. Dans la mesure du possible, la couche de puissance doit essayer de respecter le principe de 20h: C'est - à - dire que la limite de la couche de puissance est 20 fois l'épaisseur de la plaque rétractable par rapport à la limite du sol.

* * règle 20h: en raison de la variation du champ électrique entre la couche d'alimentation et la couche de terre, les interférences électromagnétiques rayonneront vers l'extérieur à partir des bords de la plaque. C'est ce qu'on appelle l'effet edge. La couche de puissance peut être rétractée de sorte que le champ électrique ne soit conduit qu'à l'intérieur de la couche de masse. En H (épaisseur du milieu entre l'alimentation et le sol), 70% du champ électrique peut être confiné à l'intérieur du bord de terre si la contraction est de 20 h; Si le retrait est de 100 H, le champ électrique peut être limité à 98%.

5. Satisfaire le principe de 3W entre différentes horloges de fréquence

* * règle 3W: pour réduire les interférences entre les lignes, l'espacement des lignes doit être suffisamment grand. Lorsque la distance au centre de la ligne n'est pas inférieure à 3 fois la largeur de la ligne, il est possible de maintenir un champ électrique de 70% sans interférence mutuelle, ce qui est connu sous le nom de règle 3W. Si vous voulez atteindre 98% de votre champ électrique sans interférer les uns avec les autres, vous pouvez utiliser la règle 10W.

Lorsque la couche de signal d'horloge change et que le plan de référence de retour change également, le trou de terre est généralement placé à côté du trou de passage de la couche de fil d'horloge.

7. Distance > = 1000mil entre le câblage de l'horloge et l'interface d'E / s et la poignée.

8. Longueur égale de la ligne d'horloge avec le câblage de la couche plane adjacente < = 1000mil.

9. La structure d'horloge Multi - charge devrait être en forme d'étoile autant que possible. Dans une mise en oeuvre pratique, la méthode de fourche isométrique est généralement utilisée lors de la marche vers le Centre d'un point de charge multiple.

Dans le câblage SDRAM, la différence de longueur entre sdclk et Data est < = 800mil.

11. La vitesse de transmission typique est de 180 PS / pouce pour les lignes à ruban (câblage de couche intermédiaire) et de 140 PS / pouce pour les lignes à microruban (câblage de surface).

Exigences de câblage d'interface:

1. Règles de la ligne de distribution différentielle: parallèle et équidistant, couche identique, longueur égale.

2. La longueur du réseau entre le transformateur d'interface et le connecteur d'interface est inférieure à 1000mil.

3. Ajoutez des mesures de pontage à la ligne de Réinitialisation qui traverse le segment.

4. Le câblage du circuit d'interface devrait suivre le principe de protection d'abord et de post - filtrage.

5. Transformateur d'interface, couplage optique et autres composants d'isolation primaire et secondaire sont isolés les uns des autres, il n'y a pas de plan adjacent et d'autres chemins de couplage, la largeur d'isolation du plan de référence correspondant est supérieure à 100 mil.

Empilage de plaques:

1. Les couches adjacentes de la couche de composant sont des plans de masse qui fournissent la couche de blindage du dispositif et un plan de référence pour la couche de câblage de la couche fixe.

2. Toutes les couches de signal sont aussi proches que possible du plan de sol.

3. Essayez d'éviter les 2 couches de signal directement adjacentes les unes aux autres.

4. L'alimentation principale est aussi proche que possible.

5. Considérez la symétrie de la structure stratifiée.

Autres notes de câblage:

1. L'environnement EMC entre la couche d'alimentation et la couche de mise à la terre est pauvre, il faut donc éviter de placer des signaux sensibles aux interférences.

2. La ligne de signal ne doit pas avoir un angle droit.

3. Essayez de vous rapprocher le plus possible de la surface plane lors du câblage et évitez la Division croisée. Ces conditions ne permettent la présence que dans les lignes de signal à basse vitesse si elles doivent traverser des segments ou si elles ne peuvent pas être proches du plan de masse de l'alimentation.

Questions sur les compétences en conception de PCB

1. Dans le test EMC, il a été constaté que le dépassement harmonique du signal d'horloge était très grave, mais le condensateur de découplage était connecté à la broche d'alimentation. Quels sont les aspects à surveiller dans la conception de PCB pour supprimer le rayonnement électromagnétique?

Les trois éléments de la compatibilité électromagnétique sont la source du rayonnement, la voie de propagation et la victime. Les voies de propagation sont divisées en propagation du rayonnement spatial et conduction par câble. Par conséquent, pour supprimer les harmoniques, il faut d'abord regarder comment les harmoniques se propagent. Le découplage de l'alimentation est destiné à résoudre le problème de propagation du mode de conduction. En outre, l'adaptation et le blindage nécessaires sont nécessaires.

2. Pour un ensemble de bus (adresses, données, commandes) pour piloter plusieurs (jusqu'à 4, 5) périphériques (mémoire flash, SDRAM, autres périphériques...), quelle méthode utiliser pour le câblage de PCB?

L'impact de la topologie de câblage sur l'intégrité du signal se traduit principalement par un temps d'arrivée du signal incohérent sur chaque noeud, et par le fait que le signal réfléchi atteint également un certain noeud en même temps, ce qui entraîne une détérioration de la qualité du signal. D'une manière générale, en topologie en étoile, il est possible de contrôler plusieurs troncs de même longueur, de sorte que les retards de transmission et de réflexion du signal coïncident pour une meilleure qualité de signal.

Avant d'utiliser une topologie, vous devez tenir compte de la situation, du fonctionnement réel et de la difficulté de câblage des nœuds de topologie de signal. L'influence des différents Buffers sur la réflexion du signal n'est pas cohérente, de sorte que la topologie en étoile ne peut pas résoudre les retards des bus d'adresses de données connectés à flash et SDRAM, de sorte que la qualité du signal n'est pas assurée; D'autre part, les signaux à grande vitesse sont généralement peu rapides pour les communications entre DSP et SDRAM, la vitesse de chargement de la mémoire flash n'est donc pas élevée, de sorte qu'en simulation à grande vitesse, il suffit de s'assurer que la forme d'onde au noeud où le signal à grande vitesse réel fonctionne Effectivement, sans avoir à se préoccuper de la forme d'onde au niveau de la mémoire flash; La topologie en étoile a été comparée aux chrysanthèmes et à d'autres topologies. En d'autres termes, le câblage est plus difficile, surtout lorsqu'un grand nombre de signaux d'adresse de données utilisent une topologie en étoile.

3. Dans la conception de PCB, la ligne de terre est généralement divisée en terre de protection et terre de signal; La mise à la terre de puissance est divisée en mise à la terre numérique et analogique. Pourquoi séparer les lignes de terre?

Le but de la Division de la masse est principalement pour des raisons de CEM et de crainte que le bruit sur la partie numérique de l'alimentation et sur la masse ne perturbe d'autres signaux, en particulier les signaux analogiques passant par la voie de conduction. En ce qui concerne la Division de la mise à la terre du signal et de la mise à la terre de protection, c'est parce que la prise en compte des décharges électrostatiques ESD dans la CEM est similaire au rôle de la mise à la terre du paratonnerre dans nos vies. Peu importe comment vous divisez, il n'y a finalement qu'un seul morceau de terre. Seule la méthode d'émission de bruit est différente.

4. Lors de la fabrication de l'horloge, est - il nécessaire d'ajouter un blindage de ligne de terre des deux côtés?

L'ajout ou non d'une ligne de sol blindée dépend de la situation diaphonique / EMI sur la carte et peut aggraver la situation si la ligne de sol blindée n'est pas bien gérée.

5. Comment définir le nombre de couches de 4 couches avec powerpcb?

Vous pouvez définir une définition de couche comme

1: pas de plat + composant (itinéraire supérieur)

2: plan de came ou séparation / mélange (GNd)

3: plan de came ou séparé / hybride (puissance)

4: aucun composant plat + (si un composant simple face peut être défini comme aucun composant plat +)

Principes de SDRAM règles de conception et de mise en page

Par rapport aux circuits d'interface SDRAM traditionnels. Les contraintes de conception du circuit sdarm enregistré sur les paramètres électriques du circuit sont relativement laxistes, et il n'est pas nécessaire de prendre en compte les capacités de pilotage de la puce de commande principale lors de la conception; Mais comme la SDRAM enregistrée est également un circuit d'interface plus rapide, sa conception de circuit devrait également suivre certaines règles pour assurer la fiabilité et la stabilité du circuit.

(1) Règles de principe de conception

1. Le condensateur de réglage de phase est conçu à l'entrée d'horloge de chaque puce, la valeur de capacité peut être réglée à 10pf, qui peut être ajustée en fonction des données de mesure.

2. Sur la broche de données de chaque puce SDRAM, Concevez séparément les résistances adaptées en série. La valeur de résistance correspondante peut être définie sur l'île l0.

3. L'horloge de verrouillage de chaque puce de verrouillage adopte une horloge de sortie différente du circuit d'extension d'horloge.

4. L'horloge d'entrée de chaque puce SDRAM adopte une horloge de sortie différente du circuit d'extension d'horloge.

5. La broche de sortie d'horloge de la puce d'extension d'horloge est conçue pour connecter une résistance adaptée en série. La valeur de résistance correspondante peut être définie sur l'île l0.

6. La sortie de la puce de verrouillage est conçue pour être connectée en série avec une résistance adaptée. La valeur de résistance correspondante peut être définie sur l'île lo.

(2) Règles de câblage

1. Câble de données SDRAM: le câblage du signal de données du mpc824l à la même puce SDRAM doit être contrôlé à longueur égale, l'erreur de longueur est contrôlée à ± 5%.

2.sdram adresse / ligne de contrôle: verrouiller la puce à la même SDRAM

Le routage du signal d'adresse / contrôle de la puce doit être contrôlé à longueur égale et l'erreur de longueur est contrôlée à ± 5%.

3. L'horloge de verrouillage bidirectionnelle de la sortie du circuit d'extension d'horloge à la puce de verrouillage, dont le câblage doit être contrôlé à longueur égale, l'erreur de longueur est contrôlée à ± l.27mm près.

4. L'horloge à 4 canaux de sortie du circuit d'extension d'horloge à la puce SDRAM nécessite un contrôle isométrique, l'erreur de longueur est contrôlée à ± l.27mm près.

5. La longueur du signal d'adresse / de commande de la puce de verrouillage à la puce SDRAM est sensiblement la même que la longueur du circuit d'extension d'horloge à la piste d'horloge de la puce SDRAM correspondante, l'erreur de longueur est contrôlée à ± 5%.

6. La longueur de la piste d'horloge de rétroaction du circuit d'extension d'horloge est sensiblement la même que la longueur moyenne de la piste du circuit d'extension d'horloge à la puce SDRAM, l'erreur de longueur est contrôlée à ± 10%.

7. La longueur de la ligne de données, de la ligne d'adresse, de la ligne de contrôle et de la ligne d'horloge entre mpc824l et la puce SDRAM est sensiblement la même, l'erreur de longueur est contrôlée à ± 10%.

(3) Règles de mise en page

1. Tous les condensateurs de réglage de phase sont placés près de l'extrémité de réception.

2. Toutes les résistances d'adaptation en série d'horloge sont placées près de l'émetteur.

3. La résistance d'adaptation série de la broche de données de la puce SDRAM est proche de celle de la puce SDRAM.

4. La résistance d'adaptation série de la borne de sortie de la puce de verrouillage est placée près de la borne de sortie.

(4) Autres règles de conception

1. Chaque câblage doit être contrôlé par impédance, c'est - à - dire que le câblage à une extrémité est contrôlé par une impédance de 50 îles.

2. La broche d'alimentation de la puce doit être équipée d'un condensateur de découplage, la valeur de la capacité peut être de 0,1 ° F. en principe, chaque broche d'alimentation doit être conçue avec un condensateur de découplage et aussi près que possible de la broche d'alimentation.

3. Formation complète et couche dynamique, au moins une formation complète doit être garantie.

4. Le signal d'horloge entre dans la couche interne autant que possible pour réduire l'EMI.

(5) débogage de conception de PCB

Les circuits matériels conçus selon les règles ci - dessus ne nécessitent généralement qu'un léger ajustement de la valeur du condensateur de réglage de phase pour un fonctionnement stable avec une horloge SDRAM de 100 MHz. La plage de valeurs de condensateur de régulation de phase est généralement de 5 ~ 15pf. Si la marge du paramètre de temporisation est suffisante, il est possible de ne pas souder le condensateur d'ajustement de phase

Ci - dessus est une introduction à l'expérience de mise en page matérielle, IPCB fournit également des fabricants de PCB et des technologies de fabrication de PCB