Fabricant et Assemblage des cartes électroniques ultra-précis, PCB haute-fréquence, PCB haute-vitesse, et PCB standard ou PCB multi-couches.
On fournit un service PCB&PCBA personnalisé et très fiable pour tout vos projets.
Conception électronique

Conception électronique - Conception et câblage de PCB, phase d'inspection, phase d'inspection

Conception électronique

Conception électronique - Conception et câblage de PCB, phase d'inspection, phase d'inspection

Conception et câblage de PCB, phase d'inspection, phase d'inspection

2021-11-06
View:540
Author:Downs

Modèle numérique

1, si les traces de PCB des circuits numériques et analogiques sont séparées, si le flux de signal est raisonnable

2. Si la mise à la terre est divisée en circuits A / D, D / A et similaires, les lignes de signal entre les circuits partent - elles du point de jonction entre les deux mises à la Terre (à l'exception des lignes différentielles)?

3. La ligne de signal qui doit traverser l'espace entre les sources d'alimentation séparées doit se référer au plan de masse complet.

4. Si la conception de la formation n'est pas partitionnée, le câblage partitionné des signaux numériques et analogiques doit être assuré.

Section horloge et haute vitesse

5. L'impédance de la ligne de signal à grande vitesse PCB est - elle cohérente dans toutes les couches

6. Le câblage des lignes de signal différentiel à grande vitesse et des lignes de signal similaires est - il équidistant, symétrique et parallèle?

7, assurez - vous que la ligne d'horloge atteint la couche intérieure autant que possible

8. Confirmez si la ligne d'horloge, la ligne à grande vitesse, la ligne de Réinitialisation et d'autres lignes fortement rayonnantes ou sensibles ont été câblées selon le principe de 3W autant que possible

9. Y a - t - il des points de test pour les fourches sur l'horloge, les interruptions, les signaux de Réinitialisation, Ethernet 100m / Gbit et les signaux haute vitesse?

10. La distance entre le LVDS et les autres signaux de bas niveau et les signaux ttl / CMOS est - elle aussi proche que possible de 10 h (H étant la hauteur de la ligne de signal par rapport au plan de référence)?

11. Est - ce que les lignes d'horloge et de signal à grande vitesse évitent de traverser des zones densément poreuses ou le câblage entre les broches de l'appareil?

Carte de circuit imprimé

12. La ligne d’horloge satisfait - elle aux exigences (contraintes si) (la trace du signal d’horloge a - t - elle moins de pores, de courtes traces et un plan de référence continu. Le plan de référence principal doit être GNd dans la mesure du possible; si le plan de référence principal de GNd change lors du changement de couche, il doit être GNd poreux à moins de 200 mil du trou de passage)? Lors du changement de couche, y a - t - il un condensateur de découplage à moins de 200 mils du via)?

13, paires différentielles, lignes de signal à grande vitesse, divers types de bus répondent - ils aux exigences (contraintes si)

EMC et fiabilité

14. Pour un oscillateur à cristal, y a - t - il une couche sous lui? Est - il possible d'éviter que les lignes de signal ne traversent les broches de l'appareil? Pour les appareils sensibles à haute vitesse, est - il possible d'empêcher les lignes de signal de traverser les broches de l'appareil?

15 Il ne doit pas y avoir d'angle aigu ou droit sur la piste de signal de la plaque (généralement tourner à un angle de 135 degrés en continu, il a été calculé que la ligne de Signal RF est préférable d'utiliser un arc de cercle ou une feuille de cuivre à angle coupé)

16, pour les panneaux à double face, vérifiez si le câblage de la ligne de signal à grande vitesse est proche de la ligne de masse de la boucle; Pour les cartes multicouches, vérifiez que le câblage des lignes de signal à grande vitesse est aussi proche que possible du plan de masse

17, pour le câblage de signal adjacent à deux couches, essayez de câbler verticalement

18. Évitez les lignes de signal à travers les modules d'alimentation, les inductances de mode commun, les transformateurs et les filtres

19. Essayez d'éviter le routage parallèle à longue distance des signaux à grande vitesse sur la même couche

20. Y a - t - il des trous de surblindage sur les bords de maille des plaques avec mise à la terre numérique, mise à la terre analogique et mise à la terre de protection? Plusieurs plans de masse sont - ils reliés par des trous? La distance du via est - elle inférieure à 1 / 20 de la longueur d'onde du signal de fréquence la plus élevée?

21. Les traces de signal correspondant aux dispositifs de suppression des surtensions sont - elles courtes ou épaisses en surface?

22.confirmez qu'il n'y a pas d'îlots isolés dans les sources d'énergie et les formations, pas de fentes excessives, plus de disques isolés par des trous traversants excessifs ou de fissures dans le plan du sol causées par des trous denses, pas de bandes allongées et de passages étroits

23. Y a - t - il des trous de mise à la terre placés là où il y a plus de lignes de signal à travers les couches (au moins deux plans de mise à la terre sont nécessaires)

Puissance et mise à la terre

24. Si le plan d'alimentation / de masse est divisé, essayez d'éviter le croisement de signaux à grande vitesse sur le plan de référence divisé.

25. Confirmez que l'alimentation et la mise à la terre peuvent transporter suffisamment de courant. Si le nombre de pores traversants répond aux exigences de charge, (méthode d'estimation: largeur de ligne de 1a / MM lorsque l'épaisseur de cuivre extérieure est de 1 OZ, largeur de ligne de 0,5 A / mm pour la couche intérieure, deux fois le courant de court - circuit)

26. Pour les alimentations avec des exigences spéciales, les exigences de chute de pression sont - elles satisfaites?

27. Afin de réduire l’effet de rayonnement marginal du plan, le principe 20h doit être respecté autant que possible entre la couche de puissance et la couche de terre. (si possible, plus la couche d'alimentation est indentée, mieux c'est).

28. S’il y a Division des terres, les terres divisées constituent - elles une boucle?

29. Le plan d'alimentation des différentes couches adjacentes évite - t - il le chevauchement?

30. L'isolation entre la mise à la terre de protection, - 48V et GNd est - elle supérieure à 2mm?

La mise à la terre 31, - 48V renvoie - t - elle uniquement le signal - 48V sans être connectée à une autre mise à la terre? Si vous ne pouvez pas, expliquez pourquoi dans la barre des notes.

32. Placez - vous une mise à la terre de protection de 10 à 20 mm près du panneau avec connecteur et utilisez - vous une double rangée de trous entrelacés pour connecter les couches?

33. La distance entre la ligne d'alimentation et les autres lignes de signalisation est - elle conforme aux exigences de sécurité?

Zone interdite PCB

34. Il ne doit pas y avoir de traces, de peaux de cuivre et de perçages sous les parties métalliques du boîtier et les parties du radiateur susceptibles de provoquer un court - circuit

35. Il ne doit pas y avoir de traces, de peaux de cuivre et de perçages autour des vis ou des rondelles de montage qui pourraient provoquer un court - circuit

36, s'il y a des traces de l'emplacement réservé dans les exigences de conception de PCB

37. La distance entre la ligne de stratification interne du trou non métallisé et la Feuille de cuivre doit être supérieure à 0,5 mm (20 mil) et la couche externe doit être de 0,3 mm (12 mil).

38, la peau de cuivre et le fil au bord de la plaque sont recommandés pour plus de 2 mm, la valeur minimale est de 0,5 mm

39, de la peau de cuivre de couche intérieure au bord de la feuille 1 ~ 2mm, min 0.5mm

J. conducteur de PAD de PCB

84. Pour les assemblages de puces montés sur deux Plots (boîtiers de 0805 et moins), tels que les résistances et les condensateurs, les lignes d’impression connectées aux Plots sont de préférence tracées symétriquement à partir du Centre du plot et imprimées sur celui - ci. Les lignes doivent avoir la même largeur et cette règle peut être ignorée pour les fils dont la largeur de ligne est inférieure à 0,3 mm (12 mil).

40. Pour les Plots connectés à une ligne d'impression PCB plus large, il est préférable de passer par une ligne d'impression étroite au milieu? (colis de 0805 et moins)

41. Dans la mesure du possible, le circuit doit sortir des deux extrémités des plots des dispositifs SOIC, PLCC, qfp, sot, etc.