Entre los métodos de diseño de PCB basados en el análisis informático de integridad de señal, la parte central es establecer un modelo de integridad de señal a nivel de placa de pcb, que es diferente de los métodos de diseño tradicionales.
La corrección del modelo si determinará la corrección del diseño, y la construcción del modelo si determina la viabilidad de este método de diseño.
4.1.modelos si para el diseño de PCB
En el diseño electrónico, hay muchos modelos que se pueden utilizar para el análisis de integridad de la señal a nivel de placa de pcb. Los tres más utilizados son spice, Ibis y verilog - A.
Modelo Spice
Spice es una función poderosa
L simulador de circuito analógico universal. Ahora el modelo Spice ha sido ampliamente utilizado en el diseño electrónico y ha derivado en dos versiones principales: hsbice y pspice. Hsbice se utiliza principalmente en el diseño de circuitos integrados, mientras que pspice se utiliza principalmente en el diseño de placas de PCB y niveles de sistema.
El modelo Spice consta de dos partes: la ecuación del modelo y los parámetros del modelo. Debido a la ecuación del modelo proporcionada, el modelo Spice puede estar estrechamente vinculado al algoritmo del simulador y puede obtener una mejor eficiencia analítica y resultados de análisis.
Al utilizar el modelo Spice para realizar análisis si a nivel de placa de pcb, es necesario que los diseñadores y fabricantes de circuitos integrados proporcionen una descripción detallada y precisa del modelo Spice del subcircuito de la unidad de E / S del circuito integrado y los parámetros de fabricación de las características de los semiconductores. Debido a que estos materiales suelen pertenecer a la propiedad intelectual y la confidencialidad de diseñadores y fabricantes, solo unos pocos fabricantes de semiconductores ofrecen los modelos Spice correspondientes mientras ofrecen productos de chip.
La precisión del análisis del modelo Spice depende principalmente de la fuente de los parámetros del modelo (es decir, la precisión de los datos) y el ámbito de aplicación de la ecuación del modelo. La combinación de la ecuación del modelo con varios simuladores digitales también puede afectar la precisión del análisis. Además, el modelo Spice a nivel de placa de PCB tiene una gran cantidad de cálculos de simulación, y el análisis lleva relativamente tiempo.
Modelo Ibis
El modelo Ibis fue desarrollado originalmente por Intel específicamente para el análisis de integridad de señales digitales a nivel de tablero de PCB y sistema. Ahora está gestionado por el foro abierto del Ibis y se ha convertido en el estándar oficial del sector (eia / ANSI 656 - a).
El modelo Ibis utiliza la forma de tablas I / V y V / T para describir las características de las unidades y Pines I / o de los circuitos integrados digitales. Debido a que el modelo Ibis no requiere describir el diseño interno de las unidades de E / S y los parámetros de fabricación de transistor, es bien recibido y apoyado por los fabricantes de semiconductores. Ahora todos los principales fabricantes de circuitos integrados digitales pueden proporcionar los modelos Ibis correspondientes mientras proporcionan chips.
La precisión del análisis del modelo Ibis depende principalmente del número de puntos de datos en las tablas I / V y V / T y la precisión de los datos. Debido a que la simulación a nivel de placa de PCB basada en el modelo Ibis utiliza la tabla para encontrar cálculos, la cantidad de cálculo es pequeña, generalmente solo de 1 / 10 a 1 / 100 del modelo Spice correspondiente.
Modelo c. verilog AMS y modelo VHDL - AMS
Verilogg AMS y VHDL - AMS aparecieron hace menos de cuatro años y son un nuevo estándar. Como lenguaje de modelado de nivel de comportamiento de hardware, verilogg AMS y VHDL - AMS son superconjuntos de verilogs y vhdl, respectivamente, mientras que verilogs - a es un subconjunto de verilogs ams.
A diferencia de los modelos Spice e ibis, en el lenguaje ams, los usuarios escriben ecuaciones que describen el comportamiento de los componentes. Al igual que el modelo ibis, el lenguaje de modelado AMS es un formato de modelo independiente que se puede utilizar en muchos tipos diferentes de herramientas de simulación. Las ecuaciones AMS también se pueden escribir en muchos niveles diferentes: nivel de transistor, nivel de unidad de E / s, Grupo de células de E / s, etc.
Debido a que verilog AMS y VHDL - AMS son nuevos estándares, hasta ahora solo unos pocos fabricantes de semiconductores han sido capaces de proporcionar modelos AMS y tienen menos simuladores capaces de soportar ams que Spice e ibis. Sin embargo, la viabilidad y la precisión de cálculo del modelo AMS en el análisis de integridad de la señal a nivel de placa de PCB no son inferiores a las de los modelos Spice e ibis.
4.2 selección de modelos
Debido a que no hay un modelo unificado para completar el análisis de integridad de la señal a todos los niveles de la placa de pcb, en el diseño de la placa de PCB digital de alta velocidad, es necesario mezclar los modelos anteriores para maximizar el modelo de transmisión de señales clave y sensibles.
Para los componentes pasivos discretos, se puede buscar el modelo Spice proporcionado por el fabricante, o se puede establecer y utilizar directamente el modelo Spice simplificado a través de mediciones experimentales.
Para los circuitos integrados digitales clave, se debe buscar el modelo Ibis proporcionado por el fabricante. En la actualidad, la mayoría de los diseñadores y fabricantes de circuitos integrados pueden proporcionar los modelos Ibis necesarios mientras proporcionan chips a través de sitios web u otros métodos.
Para circuitos integrados no críticos, si el modelo Ibis del fabricante no está disponible, también se puede seleccionar un modelo Ibis similar o predeterminado en función de la función del pin del chip. Por supuesto, también se puede establecer un modelo simplificado de Ibis a través de mediciones experimentales.
Para las líneas de transmisión en el tablero de pcb, el modelo Spice simplificado de la línea de transmisión se puede utilizar para el análisis previo de la integridad de la señal y el análisis de resolución espacial. de acuerdo con el diseño real, el análisis después del cableado requiere el modelo Spice completo de la línea de transmisión.