Tecnología de PCB - Términos de encapsulamiento de circuitos integrados para placas de circuito impreso

Para los ingenieros generales de replicación de pcb, cuando es difícil identificar las placas de replicación de placas de circuito y el análisis de dispositivos de encapsulamiento, es necesario tener un cierto conocimiento del encapsulamiento IC en las placas de circuito de pcb, especialmente para algunas tecnologías que originalmente involucraban la replicación de pcb. Las personas que no están familiarizadas con ciertos términos técnicos pueden afectar el análisis técnico de la placa de circuito y el proceso de reproducción de pcb. Aquí, detallaremos los términos relevantes de la industria de la tecnología de encapsulamiento IC en PCB para referencia y aprendizaje de placas de copia de PCB o ingenieros de diseño de pcb.

1. matriz de rejillas esféricas

Pantalla de contacto esférico, uno de los envases de montaje de superficie. En la parte posterior de la placa de circuito impreso, se generan protuberancias esféricas en modo de visualización para reemplazar el pin, y el chip LSI se ensambla en la parte delantera del sustrato de circuito impreso y luego se sella mediante resina moldeada o encapsulamiento. También se llama soporte de visualización de protuberancias (pac). Los pines pueden superar los 200, que es un encapsulamiento para el LSI de varios pines. El encapsulamiento también se puede hacer en un tamaño más pequeño que el qfps (encapsulamiento de cuatro planos). Por ejemplo, el 360 pin bga con una distancia central de 1,5 mm en el centro del PIN es solo un cuadrado de 31 mm; Por su parte, el qfps de 304 Pines con una distancia central de 0,5 mm es un cuadrado de 40 mm. Y bga no tiene que preocuparse por la deformación del PIN como qfps. El paquete fue desarrollado por Motorola en los Estados Unidos. Se utilizó por primera vez en teléfonos portátiles y otros dispositivos, y podría promoverse en computadoras personales en los Estados Unidos en el futuro. Inicialmente, la distancia central del pin bga (protuberancia) era de 1,5 mm, y el número de pin era de 225. También hay fabricantes de LSI que están desarrollando bga de 500 pines. El problema de bga es la inspección visual después de la soldadura de retorno. No está claro si existe un método eficaz de Inspección visual. Algunas personas piensan que debido a la gran distancia del Centro de soldadura, la conexión puede considerarse estable y solo se puede procesar a través de una inspección funcional. La compañía estadounidense Motorola llama a los envases sellados con resina moldeada ompac, mientras que los envases sellados con método de encapsulamiento se llaman GPAC (ver ompac y gpac).

2.bqfps (encapsulamiento de cuatro planos con parachoques)

Embalaje plano con perno de cuatro lados acolchado. Uno de los encapsulamientos qfps que proporciona protuberancias (almohadillas amortiguadoras) en las cuatro esquinas del cuerpo del encapsulamiento para evitar que los pines se dobleguen y se deformen durante el transporte. Los fabricantes estadounidenses de semiconductores utilizan este encapsulamiento principalmente en circuitos como microprocesadores y asic. La distancia central del PIN es de 0635 mm, y el número de PIN es de aproximadamente 84 a 196 (ver qfps).

Bqfps (encapsulamiento de cuatro planos con parachoques)

3. soldadura a tope PGA (matriz de rejilla de pin de acoplamiento)

Otro nombre para la instalación de PGA en la superficie (ver instalación de PGA en la superficie).

Soldadura a tope PGA (matriz de rejilla de pin de acoplamiento)

4.C. (cerámica)

Indica la marca del embalaje cerámico. Por ejemplo, cdip representa DIP cerámica. Esta es una marca que se utiliza a menudo en la práctica.

5. cerdip

Encapsulamiento en línea de doble fila de cerámica sellado en vidrio para ecl ram, DSP (procesador de señal digital) y otros circuitos. Cerdip con ventanas de vidrio se utiliza en circuitos de microcomputadoras con EPROM BORRABLE por rayos ultravioleta y EPROM incorporado. La distancia central del PIN es de 2,54 mm, y el número de PIN es de 8 a 42. En japón, este encapsulamiento se expresa como DIP - G (g significa sello de vidrio).

6. cerámicas metálicas

Uno de los encapsulamientos de montaje de superficie, el qfps cerámico sellado, que se utiliza para encapsular circuitos LSI lógicos como el dsp. El cerquad con ventanas se utiliza para encapsular el circuito eprom. El rendimiento de disipación de calor es mejor que el plástico qfps y puede soportar una potencia de 1,5 ï half 2w en condiciones naturales de enfriamiento por aire. Pero el costo del embalaje es de tres a cinco veces mayor que el del plástico qfps. La distancia central del PIN es de 1,27 mm, 0,8 mm, 0,65 mm, 0,5 mm, 0,4 mm y otras especificaciones. el número de pin oscila entre 32 y 368.

7. clcc (soporte de chip de alambre cerámico)

Soporte de chip cerámico con pin, uno de los encapsulamientos de montaje de superficie, el pin sale de los cuatro lados del encapsulamiento en forma de T. Se utiliza para encapsular circuitos de microcomputadoras con EPROM BORRABLE ultravioleta y EPROM con ventanas. Este paquete también se llama qfj, qfj - G (ver qfj).

8. cob (chip a bordo)

El encapsulamiento de chips en el tablero es una de las tecnologías de instalación de chips desnudos. Los chips semiconductores están conectados e instalados manualmente en placas de circuito impreso. La conexión eléctrica entre el chip y el sustrato se realiza a través de costuras, mientras que la conexión eléctrica entre el chip y el sustrato se realiza a través de líneas. Cubierta de resina para garantizar la fiabilidad. Aunque el cob es la tecnología de instalación de chips desnudos más simple, su densidad de encapsulamiento es mucho menor que la tecnología de Unión de chips Tab e invertidos.

9. DFP (doble paquete plano)

Encapsulamiento plano de alambre de doble Cara. Este es otro nombre del SOP (ver sop). Solía haber este término, pero ahora básicamente no se usa.

10. Dick (paquete de cerámica en línea de doble línea)

Otro nombre para la cerámica DIP (incluido el sello de vidrio) (ver dip).

11. DIL (doble tren en línea)

DIL es la abreviatura de doble fila en línea y doble fila en línea.

12. DIP (encapsulamiento en línea de doble línea)

Encapsulamiento en línea de doble línea. Uno de los encapsulamientos enchufables, con Pines que salen de ambos lados del encapsulamiento, está hecho de plástico y cerámica.

DIP es el encapsulamiento plug - in más popular, con aplicaciones que incluyen IC lógicos estándar, LSI de memoria y circuitos de microcomputadoras.

La distancia central del PIN es de 2,54 mm, y el número de PIN es de 6 a 64. El ancho del paquete suele ser de 15,2 mm. algunos paquetes de 7,52 mm y 10,16 mm de ancho se llaman DIP delgado y DIP delgado (dip estrecho), respectivamente. Pero en la mayoría de los casos, no hay distinción, solo se llaman colectivamente dip. Además, el DIP cerámico sellado con vidrio de bajo punto de fusión también se llama cerdip (ver cerdip).

13. dso (doble piel pequeña)

Encapsulamiento de forma pequeña de alambre de doble Cara. Otro nombre del SOP (ver sop). Algunos fabricantes de semiconductores usan este nombre.

14. dicp (embalaje de soporte de doble cinta)

Envases de plomo de doble Cara. Uno de los paquetes de soporte de cinta tcp. Los pines se fabrican en cintas aislantes y se sacan de ambos lados del paquete. Debido al uso de la tecnología Tab (soldadura automática con carga), el embalaje es muy delgado. Se utiliza a menudo en la unidad de pantalla LCD lsi, pero la mayoría de ellos son productos personalizados.

Además, se está desarrollando una encapsulación de libros LSI de memoria de 0,5 mm de espesor. En japón, según el estándar eiaj, el dicp se llama dtp.

15. DIP (embalaje de soporte de doble cinta)

Ibid. El nombre estándar de la Asociación Japonesa de la industria de maquinaria electrónica es DTCP (ver dtcp).

16, FPS (encapsulamiento plano)

Embalaje plano. Uno de los envases de montaje de superficie. Otro nombre para qfps o SOP (ver qfps y sop). Algunos fabricantes de semiconductores usan este nombre.

17. chip invertido

Chip de soldadura invertido. Una de las técnicas de encapsulamiento de chips desnudos es hacer protuberancias metálicas en el área de electrodos del chip lsi, y luego conectar las protuberancias metálicas con el área de electrodos en la placa de circuito impreso. El área ocupada del paquete es básicamente la misma que el tamaño del chip. Es el más pequeño y delgado de todas las técnicas de embalaje.

Sin embargo, si el coeficiente de expansión térmica del sustrato de PCB es diferente de la tasa de expansión térmica del chip lsi, se produce una reacción en la unión, lo que afectará la fiabilidad de la conexión. Por lo tanto, es necesario reforzar los chips LSI con resina y utilizar materiales de sustrato con básicamente el mismo coeficiente de expansión térmica.

18. fqfps (encapsulamiento plano de cuatro intervalos finos)

La distancia central del pequeño PIN es qfps. Por lo general, el qfps con una distancia central del dedo inferior a 0,65 mm (ver qfps).