Tecnología de PCB - Cómo reducir los huecos de soldadura y los defectos de varios chips IC en la placa de circuito pcba

Cómo reducir los huecos de soldadura y los defectos de varios chips IC en la placa de circuito pcba después de introducir la soldadura de productos electrónicos pcba de hardware en el proceso sin plomo, debido a las características de la soldadura sin plomo, como Alto punto de fusión, poca humectabilidad, ventanas estrechas del proceso, etc., el proceso de soldadura tiene defectos y defectos únicos de la soldadura sin plomo, Por ejemplo, cuentas de estaño y puntos de soldadura. Rugosidad, soldadura por fuga, menos estaño y agujeros. Se sabe que cuando se soldan componentes grandes, planos y de bajo pie de altura (como los componentes qfn), se forman huecos. El uso de estos tipos de componentes está aumentando. Para cumplir con los estándares del ipc, la formación de huecos ha causado dolores de cabeza a muchos diseñadores de placas de circuito impreso, fundiciones EMS de soldadura pcba y personal de control de calidad. Los parámetros para optimizar el rendimiento de los huecos suelen ser la composición química de la pasta de soldadura, la distribución de la temperatura de retorno, el recubrimiento del sustrato y el componente, y el diseño optimizado de la almohadilla y la plantilla smt. Sin embargo, en la práctica, hay limitaciones obvias para cambiar estos parámetros. A pesar de las numerosas optimizaciones, a menudo se producen vacíos excesivos. la causa fundamental de los huecos de soldadura es que después de la fusión de la pasta, el aire o los gases volátiles envueltos en la pasta no se descargan por completo. Los factores que influyen incluyen el material de pasta de soldadura, la forma de impresión de pasta de soldadura, la cantidad de impresión de pasta de soldadura, la temperatura de retorno, el tiempo de retorno, el tamaño de la soldadura, la estructura, etc. Tipo de tecnología de encapsulamiento de chips ic: lga, pga, bga

Como ingeniero SMT en la industria de fabricación electrónica, es difícil analizar y mejorar el proceso sin dominar el proceso de montaje de superficie smt. Antes de entender el proceso de montaje, necesita dominar la estructura de encapsulamiento de los componentes de montaje de superficie. Se analiza en detalle la estructura de encapsulamiento y el proceso de montaje. el chip IC y la estructura de encapsulamiento de componentes electrónicos SMT tipo de encapsulamiento de componentes de montaje de superficie clasificado (smd) encapsulamiento es el objeto de la instalación de superficie. Comprender la estructura de encapsulamiento de SMD es de gran importancia para optimizar el proceso de smt. La estructura de encapsulamiento de SMD es la base del diseño del proceso. Por lo tanto, aquí no Clasificamos por el nombre del paquete, sino por la estructura del pin o el extremo de soldadura. Según esta división, el paquete SMD incluye principalmente componentes de chip (chip), pin en forma de j, pin en forma de l, bga, BTC y fundición. introducción al paquete bga: 1. El paquete bga (matriz de rejilla esférica), según su estructura, incluye principalmente cuatro categorías: el paquete de plástico bga (p - bga), el chip invertido bga (f - bga), el portador bga (t - bga) y la cerámica bga (c - bga). los dispositivos terminales de soldadura inferior en el pavimento BTC son ampliamente utilizados, como dispositivos de matriz esférica (bga / CSP / wlp / pop) y dispositivos especiales como qfn / LLP. El BTC está encapsulado en el paquete BTC que se enumera en el IPC - 7093. hay qfn (quad Flat no Lead packaging), son (small Outline no lead), dfn (dual Flat no lead), lga (land GRID array), mlfps (micro leadframe packaging). Entre ellos, qfn es un encapsulamiento sin plomo, que es cuadrado o rectangular. En el Centro de la parte inferior del paquete hay una gran almohadilla expuesta para la conducción térmica y la conexión eléctrica se realiza a través de una gran almohadilla en la periferia del paquete. Debido a que no hay cables, el área de instalación es menor que qfps y la altura es menor que qfps. Junto con las excelentes propiedades eléctricas y térmicas, este encapsulamiento se aplica cada vez más en la industria electrónica. El control del vacío de la almohadilla del disipador de calor qfn es un problema en el proceso de soldadura qfn y uno de los problemas existentes en la industria. A medida que los envases de pequeño tamaño son cada vez más capaces de transportar chips de alta potencia, los envases de componentes terminales inferiores como qfn se han vuelto cada vez más importantes. Con la mejora continua de los requisitos de fiabilidad y rendimiento, es muy importante optimizar el rendimiento térmico y eléctrico de los componentes de gestión de energía en envases como qfn. Además, para maximizar la velocidad y el rendimiento de radiofrecuencia, reducir los huecos es muy importante para reducir la ruta de corriente del circuito. Con la reducción del tamaño del paquete y el aumento de la demanda de potencia, el mercado necesita reducir los huecos debajo de la almohadilla térmica de los componentes qfn. Por lo tanto, es necesario evaluar los factores clave del proceso que generan los huecos y diseñar las mejores soluciones. el paquete qfn tiene excelentes propiedades térmicas, gracias principalmente a las grandes almohadillas térmicas en la parte inferior del paquete. Para transmitir eficazmente el calor del chip al pcb, la parte inferior del PCB debe estar diseñada con la almohadilla de disipación de calor correspondiente y el agujero de disipación de calor. La almohadilla de disipación de calor proporciona un área de soldadura confiable y el agujero proporciona una forma de disipación de calor. Por lo tanto, cuando las almohadillas expuestas en la parte inferior del chip se soldan a las almohadillas calientes en el pcb, el gas en el agujero caliente y la pasta de soldadura en las almohadillas de gran tamaño se desborda, causando ciertos poros. Para el proceso smt, en el caso de las grandes cavidades, es casi imposible eliminar estos poros. La única forma de reducir los poros es minimizarlos. el nombre completo de la lga es "land GRID array", o "planas grid array package", es decir, hacer un encapsulamiento de los contactos de electrodos del Estado de la matriz en la superficie inferior. Su forma es muy similar a la del componente bga, ya que su tamaño de almohadilla es mayor que el tamaño de la bola bga. El diámetro es aproximadamente de dos a tres veces mayor y también es difícil controlar los huecos. Al igual que los componentes de qfn, la industria no ha establecido estándares de proceso relevantes, lo que ha causado problemas en parte a la industria de procesamiento electrónico. el nombre completo de bga se llama "matriz de rejilla de bola" o "encapsulamiento de matriz de rejilla de bola". En la actualidad, la gran mayoría de las CPU móviles de Intel utilizan este método de encapsulamiento, por ejemplo, todos los procesadores de Intel que terminan en h, hq, u, y, entre otros (incluyendo pero no limitado a bajo voltaje). bga puede ser un producto extremo de lga y pga, que es diferente de las características que pueden cambiar a voluntad. Una vez que el bga está empaquetado, es imposible que el jugador promedio lo desmonte y lo reemplace de la manera normal, pero porque se hace de una sola vez. Así, la bga se puede hacer cada vez más corta. los principales defectos de los puntos de soldadura del chip bga son: huecos, desconexión (circuito abierto), puentes (cortocircuitos), grietas internas en la bola, perturbaciones en la bola, soldadura en frío, fusión y desplazamiento incompletos de la bola (la bola no está alineada con la almohadilla de pcb), bolas, etc.