Noticias de PCB - Clasificación de fuentes de alimentación DDR

1. Las fuentes de alimentación DDR se pueden dividir en tres categorías: las fuentes de alimentación principales Vd y vddq, que requieren vddq = vd, y las fuentes de alimentación principales vdq para io. Vd es la fuente de alimentación que amortigua las fuentes de alimentación, pero en uso general, vddq y Vd se combinan en una sola fuente de alimentación. Algunos chips también tienen vddl, que alimenta el DLL y puede usar la misma fuente de alimentación que el vdd. Al diseñar la fuente de alimentación, es necesario considerar si el voltaje y la corriente cumplen con los requisitos, el orden de encendido de la fuente de alimentación, el tiempo de encendido de la fuente de alimentación y la monotonía. El requisito de voltaje de la fuente de alimentación suele estar dentro de ± 5%. Es necesario calcular la corriente eléctrica en función del número de diferentes chips y chips utilizados. Debido a que la corriente del DDR suele ser relativamente grande, en el diseño del pcb, si se coloca un plano completo de la fuente de alimentación en el pin, este es el Estado ideal, y se agrega un condensadores de almacenamiento de energía en la entrada de la fuente de alimentación, uno más por pin. Utilice pequeños condensadores de 100nf a 10nf para filtrar.

La fuente de alimentación de referencia vref, la fuente de alimentación de referencia VEF necesita seguir vddq, y vref = vddq / 2, por lo que se puede proporcionar por el chip de alimentación o por el divisor de resistencia. Debido a que la corriente vref suele ser pequeña, en el orden de magnitud de unos pocos ma a decenas de ma, el método del divisor de resistencia ahorra costos y puede ser más flexible en el diseño. Se coloca más cerca del pin de fref y le sigue de cerca. Voltaje vddq, por lo que se recomienda usar este método. Hay que tener en cuenta que la resistencia utilizada por el divisor puede ser de 100 a 10k, y se necesita una resistencia de precisión del 1%. Cada pin del voltaje de referencia de vref necesita agregar un filtro de capacitor de punto 10nf, preferiblemente conectando el capacitor en paralelo con cada resistencia de voltaje parcial.

El vtt para igualar el voltaje vtt (seguimiento del voltaje de terminación) es una fuente de alimentación tirar de la resistencia de emparejamiento, vtt = vddq / 2. En el diseño ddr, dependiendo de la estructura topológica, algunos diseños no usan vtt, por ejemplo, cuando hay menos dispositivos DDR en el controlador. Si se utiliza vtt, los requisitos de corriente del vtt son relativamente grandes, por lo que el cableado debe colocarse en cobre. Vtt, por su parte, requiere que la fuente de alimentación absorba la corriente y la corriente. En circunstancias normales, puede utilizar un chip de alimentación especialmente diseñado para DdR para generar vtt para cumplir con los requisitos. Además, un capacitor de 10nf a 100nf suele colocarse junto a cada resistencia que se tira al vtt y se necesita un gran capacitor UF para almacenar la energía de todo el circuito vtt. Por lo general, el cable de datos DDR tiene una sola unidad, una topología, y tanto DDR2 como DDR3 tienen ODT para emparejar, por lo que no es necesario tirar del vtt para emparejar para obtener una mejor calidad de señal. Sin embargo, si la dirección y la línea de señal de control son de carga múltiple, habrá varias unidades y no habrá ODT en el interior, y su estructura topológica es una estructura de punto t, por lo que a menudo es necesario usar vtt para el control de coincidencia de calidad de señal.

2. el reloj DDR es un seguimiento diferencial. Por lo general, se utiliza un método de coincidencia de 100 ohms en paralelo con el terminal. La resistencia de control del par diferencial de la pista diferencial es de 100 ohm, y la línea de un solo extremo es de 50 ohm. Hay que tener en cuenta que las líneas diferenciales también pueden utilizar emparejamientos en serie. La ventaja del uso de emparejamiento en serie es que puede controlar el borde ascendente de la señal diferencial, lo que puede tener un cierto impacto en el emi.

3. los datos y las señales dqs dqs son equivalentes a los relojes de referencia de las señales de datos, y es necesario mantener la misma longitud que las señales CLK al enrutar. Dqs es una señal de un solo extremo por debajo de ddr2. DDR2 se puede utilizar como señal diferencial o señal de un solo extremo. Al realizar una operación de un solo extremo, necesita poner dqs - a tierra, mientras que DDR3 es una señal diferencial y necesita un diferencial de 100 ohms. Debido al ODT interno, dqs no necesita terminales conectadas en paralelo con resistencias de 100 ohm. Cada señal de datos de 8 dígitos corresponde a un conjunto de señales dqs. La señal dqs debe mantener la misma longitud que la señal dqs del mismo grupo al cableado y controlar una resistencia de 50 Ohm en un solo extremo. Cuando se escriben los datos, el Centro de DQ y dqs está alineado, mientras que cuando se leen los datos, DQ está alineado con el borde de dqs. La mayoría de las señales DQ son una señal de accionamiento, DDR2 y DDR3 tienen una coincidencia ODT interna, por lo que generalmente es suficiente realizar una coincidencia en serie. 4. dirección y control

La dirección y la señal de control no son tan rápidas como dq. Se muestrean en función del borde ascendente del reloj, por lo que deben tener la misma longitud que la trayectoria del reloj. Sin embargo, si se utilizan varios ddr, la dirección y la señal de control están en una relación de tracción múltiple, por lo que es necesario prestar atención a si el método de coincidencia es adecuado. 5. precauciones para el diseño de PCB

Durante el diseño del pcb, las partículas DDR deben colocarse lo más cerca posible del controlador ddr. Cada pin de alimentación necesita colocar un capacitor de filtro, y toda la fuente de alimentación necesita colocar un capacitor grande de 10 UF o más en la entrada de la fuente de alimentación. Es mejor usar una capa separada para colocar la fuente de alimentación en el pin. Las resistencias para emparejamientos en serie se colocan mejor en el extremo de la Fuente. Si se trata de una señal bidireccional, debe colocarse uniformemente en el mismo extremo. Si se trata de una estructura de coincidencia DDR con múltiples unidades, es necesario colocar la resistencia de tracción vtt en el extremo lejano. Tenga en cuenta que el diseño del chip necesita ser equilibrado. La siguiente imagen muestra la estructura topológica de varios ddr. En primer lugar, en el caso de una unidad y dos, se divide en estructura de árbol, cadena de crisantemos y estructura Fly - by. El sobrevuelo es una estructura de cadena de crisantemos con un pequeño stub. La estructura de la cadena de crisantemos de DDR2 y DDR3 es más adecuada. La estructura en forma de árbol permite que dos chips se conecten a la parte delantera y trasera del PCB para reducir la longitud de la bifurcación. La topología DDR con múltiples unidades es más compleja y requiere una simulación cuidadosa. 6. precauciones para el cableado de PCB

Para el diseño de pcb, el rastro de un solo extremo utiliza 50 ohms y el rastro diferencial utiliza 100 ohms. Tenga en cuenta que la longitud equivalente de las líneas diferenciales de control está dentro de ± 10 mil, y el mismo grupo de líneas también es diferente de acuerdo con los requisitos de velocidad, generalmente ± 50 mil. Las líneas de control y dirección, las líneas dqs y los relojes tienen la misma longitud, y las líneas de datos DQ tienen la misma longitud que las líneas dqs del mismo grupo. Tenga en cuenta que el reloj, el dqs y otras señales deben estar separados por más de 3w. Las señales entre los grupos también deben estar separadas por una distancia de al menos 3w. Es mejor ruta el mismo grupo de señales en el mismo nivel. Minimizar el número de agujeros.

7. los problemas del EMI requieren que se tengan en cuenta sus interferencias externas en muchos diseños debido a la rapidez y el acceso frecuente a los ddr. En el diseño hay que tener en cuenta los siguientes puntos. el principio requiere que los módulos de circuitos y las señales vulnerables a interferencias, como las analógicas, las de radiofrecuencia, las de reloj, etc., cumplan con los requisitos de los indicadores de rendimiento para evitar que los DDR los interfieran y afecten a los indicadores. No use la misma fuente de alimentación para fuentes de alimentación DDR y otros módulos de alimentación vulnerables. Si se debe utilizar la misma fuente de alimentación, preste atención al uso de inductores, cuentas magnéticas o condensadores para filtrar y aislar. En las líneas de reloj y señal dqs, se conservan algunos lugares donde se pueden aumentar las resistencias de serie y los condensadores paralelos. Cuando el EMI supera el estándar, aumenta la resistencia o el capacitor de la serie a tierra dentro del rango permitido por la integridad de la señal, lo que hace que la señal suba y se retrase. Reducir la velocidad y reducir la radiación externa. Para el blindaje, se utiliza la estructura de blindaje de la carcasa metálica para proteger la radiación externa. Preste atención a mantener la integridad del suelo.

8. el método de prueba presta atención a que el ancho de banda de la sonda del alcance y el propio alcance puede cumplir con los requisitos de prueba. La selección del punto de prueba debe estar lo más cerca posible del extremo receptor de la señal. Debido a que la señal DDR es más compleja, para probar, depurar y resolver rápidamente los problemas de la señal, queremos simplemente separar los bits de lectura / escritura. En este momento, el análisis de patrón ocular más utilizado es ayudar a comprobar si la señal DDR cumple con los requisitos de voltaje, cronología y temblor. Hay varias configuraciones de modo de activación. En primer lugar, el disparador de ancho delantero se puede utilizar para separar las señales de lectura / escritura. Según la especificación jedec, el ancho para leer el Código piloto es de 0,9 a 1,1 ciclos de reloj, y la longitud para escribir el Código piloto se especifica como superior a 0,35 ciclos de reloj y no hay límite superior. El segundo método de activación es utilizar el método de activación de mayor amplitud de señal para separar las señales de lectura / escritura. Por lo general, la amplitud de la señal de lectura / escritura es diferente, por lo que podemos lograr la separación de los dos activando un osciloscopio en una amplitud de señal más grande. Al probar, preste atención a la amplitud de la señal, la frecuencia del reloj, la intersección del reloj diferencial, si el borde ascendente es monótono, sobreimpulso, etc. Lo más importante en el tiempo es que lo más importante a tener en cuenta es establecer el tiempo y el tiempo de retención.

Lo anterior es una introducción a la clasificación de fuentes de alimentación ddr. El IPCB también está disponible para los fabricantes de PCB y la tecnología de fabricación de pcb.