Noticias de PCB - Precauciones para la resistencia característica de protección de la placa de circuito impreso

Precauciones para la resistencia característica de protección de PCB

Una buena estructura apilada puede controlar eficazmente la resistencia, y su cableado puede formar una estructura de línea de transmisión fácil de entender y predecible. Las herramientas de solución in situ pueden manejar bien este tipo de problemas, siempre y cuando el número de variables se controle al mínimo, se pueden obtener resultados bastante precisos.

Sin embargo, cuando tres o más señales se superponen, la situación no es necesariamente así, por razones delicadas. El valor de resistencia objetivo depende de la tecnología del proceso del equipo. La tecnología CMOS de alta velocidad suele alcanzar unos 70 angstroms; Los equipos ttl de alta velocidad suelen llegar a unas 80 a 100 islas. Debido a que los valores de resistencia suelen tener un gran impacto en la tolerancia al ruido y el cambio de señal, se debe tener mucho cuidado al seleccionar la resistencia; El manual del producto debe proporcionar orientación al respecto. los resultados preliminares de las herramientas de resolución in situ pueden encontrar dos problemas. El primero es el problema de la visión limitada. La herramienta de solución de campo solo analiza el impacto de los rastros cercanos, sin tener en cuenta los rastros no paralelos que afectan la resistencia en otras capas. Las herramientas de resolución de campo no pueden conocer los detalles antes del cableado, es decir, al asignar el ancho del rastro, pero el método de alineación anterior puede minimizar este problema. vale la pena mencionar el impacto del plano de potencia local. Después del cableado, las placas de circuito externas a menudo están llenas de cables de cobre de tierra, lo que favorece la inhibición del EMI y la galvanoplastia equilibrada. Si solo se toman tales medidas para la capa exterior, la estructura apilada recomendada en este artículo tendrá un impacto muy pequeño en la resistencia característica. el efecto del uso de un gran número de capas de señal adyacentes es muy significativo. Algunas herramientas de solución de campo no pueden detectar la presencia de láminas de cobre, ya que solo puede comprobar la línea impresa y toda la capa, por lo que los resultados del análisis de Resistencia son incorrectos. Cuando hay metal en las capas adyacentes, es como una formación de conexión menos confiable. Si la resistencia es demasiado baja, la corriente instantánea será grande, lo cual es un problema práctico y sensible del emi. otra de las razones del fracaso de la herramienta de análisis de Resistencia son los condensadores distribuidos. Estas herramientas de análisis generalmente no reflejan los efectos de los pines y los agujeros (este efecto se analiza generalmente con un simulador). Este efecto puede ser muy significativo, especialmente en la placa posterior. La razón es simple:

La resistencia característica de la corrección de PCB generalmente se puede calcular a través de la siguiente fórmula: donde L y c son inductores y condensadores por unidad de longitud, respectivamente. si los pines están bien dispuestos, los condensadores adicionales afectarán enormemente el resultado del cálculo. La fórmula se convertirá en: ¿ L / (c + c ') c' es el capacitor de pin por unidad de longitud. si el conector está conectado en línea recta como en el tablero trasero, se puede utilizar el capacitor de línea total y el capacitor de pin total (excepto el primer y último pin). De esta manera, la resistencia efectiva se reducirá e incluso puede bajar de 80 a 8 islas. Para obtener un valor válido, es necesario dividir el valor de resistencia original por: ¿ c (1 + c '/ c) este cálculo es muy importante para la selección del componente. al retrasar la simulación, se debe tener en cuenta el componente y el capacitor encapsulado (y en ocasiones también el inductor). Hay que tener en cuenta dos cuestiones. en primer lugar, el simulador puede no ser capaz de simular correctamente los condensadores distribuidos; En segundo lugar, preste atención al impacto de las diferentes condiciones de producción en capas incompletas y trazas no paralelas. Muchas herramientas de solución de campo no pueden analizar la distribución de la pila sin potencia completa o plano de tierra. Sin embargo, si hay una formación de tierra adyacente a la capa de señal, el retraso calculado será bastante malo, como los condensadores, habrá un retraso máximo; Si las dos capas de la placa de doble cara tienen muchos cables de tierra y láminas de cobre vcc, esta situación será más grave. Si este proceso no está automatizado, sería muy problemático configurar estas cosas en el sistema cad. hay muchos factores que afectan a EMC en la prevención de EMC de pcb, muchos de los cuales generalmente no se analizan. Incluso si se analizan, a menudo es demasiado tarde después de que se complete el diseño. Estos son algunos de los factores que afectan a emc: las ranuras en el plano de la fuente de alimentación constituyen una antena de una cuarta parte de la longitud de onda. En los casos en que sea necesario instalar una ranura en un recipiente metálico, se utilizará el método de perforación. elementos de inducción. Una vez conocí a un diseñador que siguió todas las reglas de diseño y realizó simulaciones, pero su placa de circuito todavía tiene muchas señales de radiación. La razón es que en la planta superior hay dos inductores colocados en paralelo que forman un transformador. la baja resistencia de la capa Interior hace que la capa exterior tenga una gran corriente instantánea debido a los efectos de un plano de tierra incompleto. la mayoría de estos problemas se pueden evitar mediante el uso de diseños defensivos. En primer lugar, se deben desarrollar las estructuras de apilamiento correctas y las estrategias de cableado para tener un buen comienzo.

Lo anterior es una introducción a la resistencia característica antiestática de los pcb. El IPCB también está disponible para fabricantes de PCB y tecnología de fabricación de pcb.