Tecnología de sustrato IC - Resumen de la tecnología del sustrato de encapsulamiento IC

Definición del sustrato ic: sustrato utilizado para encapsular chips IC desnudos.

Función del sustrato IC

(1) llevar un chip IC semiconductor.

(2) el circuito interno se utiliza para la conexión entre el chip y la placa de circuito.

(3) proteger, fijar y apoyar el chip ic, proporcionar canales de disipación de calor, es un producto intermedio entre el chip de comunicación y el pcb.

Nacimiento del sustrato ic: mediados de la década de 1990, menos de 20 años. La aparición de nuevas formas de encapsulamiento de alta densidad de circuitos integrados (ic), como bga (encapsulamiento de matriz de rejilla esférica) y CSP (encapsulamiento de tamaño de chip), ha traído el nuevo portador necesario para el encapsulamiento, el sustrato de encapsulamiento ic.

* Desarrollo de semiconductores: válvula - Transistor - ensamblaje a través del agujero - encapsulamiento de superficie (smt) - encapsulamiento a nivel de chip (csp, bga) - encapsulamiento del sistema (sip)

* Los PCB y la tecnología de semiconductores son interdependientes, estrechamente, penetrantes y estrechamente cooperantes. los PCB pueden lograr el aislamiento eléctrico y la conexión eléctrica entre varios chips y componentes, proporcionando las características eléctricas necesarias.

Número de capas de parámetros técnicos, de 2 a 10 capas;

El espesor de la placa de PCB es generalmente de 0,1 a 1,5 mm;

Tolerancia mínima del espesor de la placa de PCB * 0 micras;

Diámetro mínimo del agujero, a través del agujero 0,1 mm, microporos 0,03 mm;

* ancho / distancia mínima del patrón, de 10 a 80 micras;

Ancho mínimo del anillo, 50 micras;

* tolerancia de contorno, 0 a 50 micras;

* agujeros ciegos enterrados, resistencia, capacidad de Resistencia enterrada;

* recubrimiento superficial, ni / au, oro blando, oro duro, ni / paladio / oro, etc.

* El tamaño de la placa de circuito es de 150 * 50 mm (portador IC único);

Es decir, los sustratos IC requieren capas centrales más finas, de alta densidad, de alto número de pies, de pequeño tamaño, agujeros, discos, cables más pequeños y ultrafinos. Por lo tanto, se necesitan técnicas precisas de alineación entre capas, técnicas de imagen de patrones, técnicas de galvanoplastia, técnicas de perforación y técnicas de tratamiento de superficie. Se plantean mayores requisitos para la fiabilidad del producto, los equipos, los instrumentos, los materiales y la gestión de la producción. Por lo tanto, el umbral técnico del sustrato IC es muy alto y la investigación y el desarrollo no son fáciles.

En comparación con la fabricación tradicional de pcb, las dificultades técnicas que deben superarse en los sustratos IC son las siguientes:

(1) la tecnología de producción de placas centrales es delgada y fácil de deformar, especialmente cuando el espesor de la placa es de 0,2 mm, es necesario romper la estructura de la placa, la expansión de la placa, los parámetros de laminación, el sistema de posicionamiento sándwich y otras tecnologías, logrando así un control efectivo del espesor de deformación y prensado de placas centrales ultrafinas.

(2) tecnología microporosa

* incluye: proceso de apertura de agujeros de máscara de soldadura, proceso de perforación láser de micro - agujeros ciegos, proceso de llenado de cobre de agujeros ciegos.

* El proceso de máscara conform se utiliza para compensar razonablemente la apertura de la ventana del agujero ciego láser y definir directamente el agujero y la ubicación del agujero ciego a través del anillo de cobre abierto.

* indicadores involucrados en microporos de perforación láser: forma del agujero, relación de poros superior e inferior, corrosión lateral, protuberancia de fibra de vidrio, pegamento residual en el Fondo del agujero, etc.

* Los indicadores involucrados en el recubrimiento de cobre de agujeros ciegos incluyen: capacidad de llenado, cavidad de agujeros ciegos, depresión, fiabilidad del recubrimiento de cobre, etc.

* En la actualidad, el tamaño de los microporos es de 50 a 100 micras, y el número de agujeros estratificados alcanza los 3, 4 y 5 órdenes de magnitud.

(3) formación gráfica y tecnología de cobre

Tecnología de compensación de modo y control; Tecnología de producción de patrones finos; Tecnología de control de uniformidad del espesor del cobre; Tecnología de control de microerosión de patrones finos.

* El espaciamiento actual del ancho del patrón requiere de 20 a 50 micras. El requisito de uniformidad del espesor del cobre es de 18 * micras y la uniformidad del grabado es del 90%.

(4) proceso de resistencia de soldadura * Incluye el proceso de agujero de tapón, la tecnología de impresión de resistencia de soldadura, etc.

* La diferencia de altura entre la superficie de soldadura bloqueada del sustrato IC es inferior a 10 micras, y la diferencia de altura entre la superficie de soldadura bloqueada y la superficie de la almohadilla es inferior a 15 micras.

(5) tecnología de tratamiento de superficie

* uniformidad del espesor del níquel / oro; Proceso de chapado en oro suave y duro en la misma placa; Proceso de níquel / paladio / chapado en oro.

* recubrimiento de superficie lineal, tecnología de tratamiento de superficie selectiva.

(6) capacidad de prueba y tecnología de prueba de fiabilidad del producto

* equipado con muchos equipos / instrumentos de prueba diferentes de las fábricas tradicionales de pcb.

* dominar técnicas de prueba de confiabilidad diferentes de las tradicionales.

(7) en general, la producción de sustratos IC implica más de diez aspectos de la tecnología:

Compensación dinámica gráfica; Proceso de galvanoplastia gráfica de uniformidad del espesor del cobre; Control de expansión y contracción de materiales durante todo el proceso; Proceso de tratamiento de superficie, galvanoplastia selectiva de oro blando y duro, proceso de recubrimiento de níquel / paladio / oro;

Producción de obleas de núcleo;

Tecnología de detección de alta fiabilidad; Procesamiento microporoso;

* si se apilan micro 3, 4, 5, el proceso de producción;

* presión de laminación múltiple; Laminados - 4 veces; Perforación 5 veces; Galvanoplastia 5 veces.

* formación y grabado de patrones de línea;

* sistema de alineación de alta precisión;

* proceso de soldadura de agujeros de tapón, proceso de microporos de llenado de galvanoplastia;

Clasificación del sustrato IC

A través del formato encapsulado

(1) bga

* ballgridairy, bga, encapsulamiento de matriz esférica.

* La placa de circuito encapsulada tiene una buena disipación de calor, un buen rendimiento eléctrico y los pines del chip se pueden aumentar considerablemente, lo que es adecuado para envases IC con más de 300 pines.

(2) CSP

* csp, encapsulamiento a nivel de chip, encapsulamiento a nivel de chip.

* es un paquete de un solo chip, ligero y de pequeño tamaño, con un tamaño de paquete casi el mismo o ligeramente mayor que el propio ic, para almacenar productos electrónicos con un pequeño número de pin, productos de comunicación.

(3) placa de PCB de cristal recubierta

* flipchip (fc) es un encapsulamiento en el que la parte delantera del chip se voltea (flip) y las protuberancias se conectan directamente al pcb.

Este tipo de sustrato tiene las ventajas de baja interferencia de señal, baja pérdida del Circuito de conexión, buen rendimiento eléctrico y alta eficiencia de disipación de calor.

(4) Módulo multichip

* múltiples chips con diferentes funciones en el mismo paquete del Módulo multichip (mcm).

* Esta es la mejor solución para productos electrónicos ligeros, delgados, cortos y por debajo de la radio de alta velocidad. Se utiliza en computadoras grandes de alto nivel o productos electrónicos de rendimiento especial.

* Debido a que hay varios chips en el mismo paquete, interferencia de señal, disipación de calor, diseño de alambre fino, etc., no hay una solución más completa, que pertenece al desarrollo activo del producto.

Según las características del material

(1) tablero de PCB duro. Carga sellada de PCB

* sustrato de encapsulamiento orgánico rígido hecho de resina epoxi, bt, resina abf. Su valor de producción representa la mayor parte del sustrato de encapsulamiento ic. El rango de Cte (coeficiente de expansión térmica) es de 13 a 17 ppm / grados centígrados.

(2) la placa blanda está sellada y cargada con pcb.

* El sustrato de encapsulamiento es un sustrato flexible hecho de resina Pi (poliimida) y PE (poliéster), con un Cte de 13 a 27 ppm / grado celsius.

(3) sustrato cerámico

* alúmina, nitruro de aluminio, carburo de silicio y otros materiales cerámicos como sustratos de encapsulamiento. El Cte es muy pequeño, de 6 a 8 ppm / grado celsius.

Conocido por su tecnología de conexión

(1) modo de reproducción para conectar la placa portadora

* El cable de oro conecta el IC al pcb.

(2) placa de circuito impreso de etiqueta

* tab - adhesión automática de cinta

* El PIN interno del chip está conectado al chip, y el pin externo está conectado a la placa de encapsulamiento.

(3) cubrir el PCB unido al cristal.

* filpchip, el chip es chocado por filp y conectado directamente al sustrato ic.