Diseño electrónico - Mejorar el diseño de PCB a través de IP y planificación topológica

Este artículo se centra en los diseñadores de PCB que utilizan IP y utiliza aún más herramientas de planificación y enrutamiento topológico para apoyar IP para completar rápidamente todo el diseño de pcb. Como se puede ver en la figura 1, los ingenieros de diseño tienen la responsabilidad de obtener IP organizando un pequeño número de componentes necesarios y planificando rutas clave de interconexión entre estos componentes.

Una vez obtenida la ip, la información IP se puede proporcionar al diseñador de pcb, que completará el diseño restante. Los diseñadores de PCB utilizan además herramientas de planificación topológica y enrutamiento para apoyar IP para completar rápidamente todo el diseño de pcb. Ahora no es necesario obtener la intención de diseño correcta a través de la interacción y el proceso iterativo entre el ingeniero de diseño y el diseñador de pcb. Los ingenieros de diseño han obtenido esta información y los resultados son muy precisos, lo que ayuda mucho a los diseñadores de pcb. En muchos diseños, los ingenieros de diseño y los diseñadores de PCB deben realizar un diseño interactivo y cableado, lo que puede consumir mucho tiempo valioso para ambas partes. Según la experiencia pasada, las operaciones interactivas son necesarias, pero consumen mucho tiempo e ineficien.

El esquema preliminar proporcionado por el ingeniero de diseño puede ser solo un dibujo manual, sin la proporción adecuada del componente, el ancho del bus o las indicaciones de salida del pin.

Debido a la participación de diseñadores de PCB en el diseño, los ingenieros que utilizan la tecnología de planificación topológica pueden obtener el diseño y la interconexión de ciertos componentes. Este diseño también puede requerir el diseño de otros componentes, la colección de otras estructuras de Io y bus y la finalización de todas las interconexiones.

Los diseñadores de PCB necesitan adoptar una planificación topológica e interactuar con los componentes de diseño de PCB bajo el diseño para lograr un diseño óptimo y una planificación interactiva, mejorando así la eficiencia del diseño de pcb. Con la finalización del diseño de áreas clave y áreas de alta densidad y la adquisición de la planificación topológica, el diseño puede preceder a la planificación topológica final. Por lo tanto, algunas rutas topológicas pueden tener que usar el diseño existente. A pesar de su baja prioridad, todavía necesitan conectarse. Por lo tanto, parte de la planificación gira en torno al diseño de los componentes de producción.

Además, este nivel de planificación puede requerir más detalles para proporcionar las prioridades necesarias para otras señales. Algunos obstáculos antes del enrutamiento automático de un autobús en particular pueden proporcionar al algoritmo opciones para otras capas de enrutamiento. Debido a que el bus se organizó en líneas estrechas en la primera capa, el diseñador comenzó a planificar la parte de conversión en la Tercera capa, con el detalle de "3", y consideró la distancia del bus a través del pcb. Tenga en cuenta que este camino topológico en la capa 3 es más ancho que en la capa superior, ya que requiere espacio adicional para adaptarse a la resistencia. Además, el diseño especifica la ubicación exacta de la transición de la capa (17 agujeros). Cuando la ruta topológica se mueve hacia abajo desde el lado derecho de la figura 3 hasta el detalle "4", es necesario dibujar muchos puntos de conexión en forma de t de un solo bit desde la conexión de la ruta topológica y cada pin del componente. Los diseñadores de PCB optaron por mantener la mayor parte de la conexión en la capa 3 y perforar otras capas para conectar los pines del componente.

Así, dibujaron un área topológica para indicar la conexión (rosa) desde el haz principal hasta la cuarta capa y conectaron los contactos t de la unidad a la segunda capa, y luego se conectaron a los pines del dispositivo con otros orificios. La ruta topológica continúa en el nivel 3 hasta el detalle "5" para conectar el dispositivo activo. Luego, estas conexiones se conectan desde el pin activo a la resistencia desplegable debajo del dispositivo activo.

El diseñador utilizó otra especificación de área topológica para conectarse de la capa 3 a la capa 1, donde los pines del componente son dispositivos activos y resistencias desplegables. La planificación detallada de este nivel se puede completar en unos 30 segundos. Una vez obtenido el plan, los diseñadores de PCB pueden querer cableado inmediatamente o crear más planificación topológica, y luego completar toda la planificación topológica a través del cableado automático. Menos de 10 segundos desde la finalización del plan hasta el resultado del cableado automático. De hecho, esta velocidad no es importante. De hecho, si ignoras las intenciones del diseñador, la calidad del cableado automático es muy pobre, lo cual es una pérdida de tiempo total. Se tarda unos 10 segundos en realizar un cableado automático de alta calidad. Al mejorar el nivel de abstracción de la planificación topológica, se reduce considerablemente todo el tiempo de interconexión. Antes de que comenzara la interconexión, los diseñadores tenían una comprensión realmente clara de la densidad y el potencial para completar el diseño. ¿Por ejemplo, ¿ por qué las líneas se mantienen en este punto en el diseño? ¿¿ por qué no seguir planificando y agregar líneas más tarde? ¿¿ cuándo se planificará la estructura topológica completa?

Si considera el ejemplo anterior, entonces la abstracción del plan se puede usar con otro plan, en lugar de con 17 redes independientes con muchos segmentos y muchos agujeros en cada red. Este concepto es muy importante al considerar las órdenes de cambio de ingeniería (ecología, proyectos).

En el siguiente ejemplo, la salida del pin FPGAs aún no se ha completado. Los ingenieros de diseño han informado a los diseñadores de PCB de esta realidad, pero debido al progreso, necesitan avanzar en el diseño tanto como sea posible antes de que se complete la salida del Pin fpgas. Con la salida de pin conocida, el diseñador de PCB comenzó a planificar el espacio de fpgas, mientras que el diseñador completó la planificación, pero también consideró guiarlo de otros dispositivos a fpgas. El Io estaba previsto inicialmente en el lado derecho de la fpgas, pero ahora está en el lado izquierdo de la fpgas, lo que hace que la salida del pin sea completamente diferente del plan original.

Los diseñadores de PCB pueden usar herramientas de planificación topológica al principio del diseño o después de que los ingenieros de diseño obtengan ip, dependiendo de quién Use esta herramienta flexible para adaptarse mejor a su entorno de diseño. El cableado topológico solo sigue los planes o intenciones del diseñador para proporcionar resultados de cableado de PCB de alta calidad. Cuando se enfrenta a un eco, la planificación topológica es mucho más rápida que las operaciones de conexión individuales, por lo que los dispositivos de cableado topológico pueden adoptar el eco más rápido, proporcionando así resultados rápidos y precisos.