Công nghệ PCB - PCB Thiết kế chống nhiễu Sóng Siêu tốc cao cấp DSP

Với sự phát triển nhanh chóng của công nghệ và thiết bị mới, thiết bị tốc độ cao ngày càng phổ biến, và thiết kế mạch tốc độ cao đã trở thành một công nghệ cần thiết nhất. TI's DsPs chip TMS320C66xx, C64xx, C67xx seri là một trong những thiết bị phát triển tốc độ cao. Bộ cấu trúc nội bộ C600 là cố điểm, chuỗi điểm nổi tương thích với DsP, tần số chính của CPU hiện thời là 100M2, 48i00M2. Với lõi kiến trúc của Velociti TM tiên tiến rất Long trong công trình bảo hành Từ (VLIW) là khả năng thực hiện hướng dẫn 832 trong một chu kỳ hướng dẫn song song. Nhờ khả năng tính toán tốc độ cao, nó được sử dụng rộng rãi trong giao tiếp, trò đối phó điện tử, ra-đa, xử lý hình ảnh và các lĩnh vực khác yêu cầu khả năng xử lý trí thông minh cao và tốc độ cao.

Với mức độ dung hòa con chip ngày càng nhiều, những cái chốt của con chip được thêm vào, và các thiết bị đang được thay đổi liên tục, từ DIP đến OSOP, từ SOP đến PQFF, từ PQFF đến BGA. Thiết bị chuỗi TMS320C600 được bọc bởi BGA. Trong hệ thống chạy vòng, cấu trúc BGA có tính năng thành công cao, tỉ lệ sửa chữa thấp và đáng tin cậy cao, và được sử dụng ngày càng rộng hơn. Tuy nhiên, bởi vì cấu trúc cấu trúc của BGA thuộc về cấu trúc của các mảng xoay cầu, cấu trúc vật lý của hệ thống phát triển, tức là thiết kế ở cấp trên có nhiều kỹ thuật thiết kế mạch điện tử tốc cao. Sóng nhiễu là một yếu tố quan trọng trong hệ thống tốc độ cao. Phóng xạ và xung đột xuất hiện trong mạch tần số cao, trong khi rung, phản xạ và nói chéo xảy ra với tốc độ cạnh sắc nhanh hơn. Nếu tính đặc biệt của thiết kế tín hiệu tốc độ cao và dây dẫn không được xem xét, thì bảng mạch đã được thiết kế sẽ không hoạt động đúng. Do đó, sự thành công của thiết kế bảng PCB là một phần rất quan trọng trong quá trình thiết kế các Hệ thống DSS.

Hiệu ứng đường truyền

Chính xác tín hiệu

Ký hiệu toàn diện chủ yếu chứa phản xạ, rung chuông, lực đẩy mặt đất và trò chuyện. Các đường dẫn trên bảng PCB có thể tương đương với các chuỗi và cấu trúc tụ điện song song, kháng cự và nhiệt độ được hiển thị trong Fig.1. Giá trị đặc trưng của các chuỗi kháng cự là 0.25D. R-4. 5dJft, độ kháng cự của mắc rẽ thường rất cao. Khi sự kháng cự ký sinh, khả năng và hưng phấn được thêm vào kết nối thực tế PCB, cản trở cuối cùng của kết nối được gọi là cản trở đặc trưng.

Nếu trở ngại của đường truyền không khớp với cái kết tiếp nhận, thì nó sẽ gây ra sự phản chiếu và dao động của tín hiệu.

PCB giờ cũng vậy

Hình học của dây dẫn, kết nối sai, tín hiệu truyền qua đoạn kết nối, và sự ngắt kết nối của máy bay điện đều gây ra sự phản chiếu. Khi tín hiệu thay đổi theo chiều cao và chiều xuống của mức độ. Họ có thể sản xuất những cái gai ở trên hay dưới lớp ổn định ngay lập tức, mà có thể dễ dàng làm hư hỏng thiết bị. Âm thanh và xung quanh của tín hiệu là do sự tự động và khả năng không thích hợp trên đường dây. Cái nhẫn có thể bị hủy diệt đúng cách.

Khi có một sự tăng vọt lớn trong mạch, nó sẽ gây xung quanh mặt đất. Nếu có một luồng điện tạm thời lớn chảy qua máy bay năng lượng của con chip và tấm ván, sự xuất sắc ký sinh và sự kháng cự giữa gói chip và máy bay sẽ gây ra nhiễu điện. Giao tiếp là vấn đề nối giữa hai đường tín hiệu. Sự tự nhiên lẫn nhau và sự khoan dung lẫn nhau giữa đường dây tín hiệu gây ồn trên đường dây. Hộp nối có khả năng nối dẫn tới dòng điện nối, còn dây dẫn tới điện nối. Các tham số của lớp PCB, khoảng cách giữa các đường tín hiệu, các đặc tính điện của lái xe và máy thu, và cách kết nối đường dây đều có tác động nhất định vào cuộc trò chuyện này.

1.2 Giải pháp

Một số biện pháp cần thiết để giải quyết các vấn đề chung:

Cấp năng lượng không có giới hạn về hướng của dòng chảy, và đường trở lại có thể đi theo một đường trở nên gần ranh giới tín hiệu. Điều này có thể dẫn tới một vòng thời gian, sẽ là phương pháp cho hệ thống tốc độ cao. Tuy nhiên, lớp năng lượng không loại bỏ đám bó dây và không chú ý tới đường dẫn phân phối sức mạnh, mọi hệ thống sẽ tạo ra nhiễu và gây ra lỗi. Do đó, cần phải có bộ lọc đặc biệt, được thực hiện bằng tụ điện vượt. Thường thì có khả năng truyền từ lshrimp cho Op. F được đặt ở đầu nguồn năng lượng của cái bảng, trong đó là số tụ điện của 0.ngu. Giữa nguồn năng lượng của mỗi thiết bị hoạt động trên bàn và các chốt của mặt đất. Có một bộ lọc chứa một lượng lớn tụ điện (10aF) được đặt ở góc nhập năng lượng, âm thanh tần số thấp (600Hz) được tạo ra bên ngoài bảng, và nhiễu tạo ra bởi các thiết bị hoạt động trên bảng là âm thanh theo ý nghĩa 1000Hz hoặc cao hơn. Cái tụ điện vượt được đặt giữa mỗi con chip thường nhỏ hơn nhiều so với cái đặt ở chỗ nguồn điện trên cái bảng.

Như một quy tắc ngón tay, nếu bạn kết hợp thiết kế Analog và digital, Cuộc đời sẽ chia Giữa các bộ phận dữ liệu và bộ phận dữ liệu, các thiết bị tương tự, các thiết bị điện tử thành bộ phận điện tử, và bộ chuyển đổi A/D khắp các vùng. Những tín hiệu dữ liệu và điện tử được nối trong vùng của chúng để đảm bảo rằng dòng điện quay quay của tín hiệu điện tử không chảy xuống mặt đất của tín hiệu tương tự.

Bỏ qua và tách nhau ngăn không cho năng lượng được chuyển từ một vòng qua sang một vòng khác. Cần phải xem xét ba vùng nối, lớp năng lượng, lớp dưới, các thành phần và kết nối năng lượng nội bộ. Mở rộng nguồn điện và độ rộng của dây mặt đất càng nhiều càng tốt nghĩa là sợi dây mặt đất rộng hơn dây nguồn điện. Quan hệ giữa chúng là: dây điện (ruler dây điện) dòng tín hiệu. Thông thường bề dày đường tín hiệu là O.2-O. 3mm, độ rộng mỏng có thể là 0.05 "Không.07mm, đường dây điện là 1.2"... Sử dụng một khu vực lớn của đồng làm dây mặt đất. Nối những chỗ chưa được sử dụng lên mặt đất trên tấm ván in làm dây mặt đất. Hoặc nó có thể được làm thành một tấm ván nhiều lớp, với một tầng cho nguồn điện và một tầng cho dây mặt đất. Cấu hình một tụ điện 0.10-trung tâm gốm cho mỗi con chip mạch hoà nhập. Nếu không gian của bảng mạch in nhỏ và không thể lắp đặt, một tụ điện điện kích thích được cấu hình với 1-10 phỉnh mỗi 4-10. Cái cản trở tần số cao của thiết bị này rất nhỏ, cản trở thấp hơn lQ trong phạm vi 500 kI-Iz-20MHz, và dòng điện rò rỉ rất nhỏ (dưới O.5LlA). Các tụ điện bộ lọc tách ra phải được lắp gần các mạch tổng hợp để ngắn các dẫn tụ điện và vùng mạch điện tạm thời, đặc biệt các tụ điện vượt tần suất cao.

Khi hệ thống hoạt động ở 50MHz, sẽ có hiệu ứng đường truyền và vấn đề về độ chi toàn của tín hiệu và các biện pháp truyền thống có thể đạt được kết quả thỏa đáng. Khi đồng hồ của hệ thống đến 120MHz, cần phải xem xét việc sử dụng kiến thức thiết kế mạch tốc độ cao, nếu không, PCB được thiết kế dựa trên phương pháp truyền thống sẽ không hoạt động tốt. Do đó thiết kế mạch PCB tốc độ cao đã trở thành một công nghệ thiết kế mà thiết kế hệ thống điện tử phải điều khiển.

Công nghệ thiết kế tín hiệu cao tốc

dây dẫn tín hiệu cao tốc

Bảng đa lớp là cần thiết cho dây điện tín hiệu tốc độ cao cũng như một phương tiện hiệu quả để giảm nhiễu. Để giảm kích thước của bảng mạch in, sử dụng to àn bộ lớp giữa để đặt khiên chắn, đạt được điểm thấp gần, giảm tính tự nhiên ký sinh, cắt ngắn chiều dài tín hiệu truyền tín hiệu, giảm sự can thiệp chéo giữa tín hiệu và v. Dữ liệu cho thấy mức độ nhiễu của tấm ván bốn lớp thấp hơn mức 9B so với lớp bảng hai bảng khi cùng một nguyên liệu được thu thập trong dải đồng hồ điều trị khoa học quốc gia thứ tám về điện nổ xạ chống xạ và xung điện từ. Càng ít bẻ cong dẫn đầu thì càng tốt. Sử dụng đường thẳng hoàn toàn, cần phải chuyển đổi. Có thể sử dụng một đường dây đa chiều cao 45 hay cổng cung chuyển đổi có thể giảm liên kết giữa các tín hiệu tốc độ cao và giảm bức xạ và phản xạ của tín hiệu.

Tốt hơn là nên càng ngắn đầu mối giữa các chốt mạch tốc độ cao. Tốc độ dẫn đầu càng dài, độ hấp dẫn và khả năng phân phối càng lớn, dẫn đến sự phản xạ, dao động và vân vân trong hệ thống mạch tốc độ cao. Càng ít sự thay đổi giữa các lớp chì giữa các chốt các thiết bị mạch tốc độ cao, càng tốt, càng ít lỗ được dùng trong quá trình kết nối thành phần. Nó được đánh giá là một lỗ thông qua có thể tạo ra một tụ điện phân phối khoảng 0.5pF, dẫn đến một tăng đáng kể sự chậm trễ của mạch. Trong hệ thống điện tử cao tốc, phải chú ý đến "sự can thiệp chéo" được tạo ra bởi các tuyến gần song của các đường tín hiệu. Nếu không thể tránh được phân phối song song, một khu vực lớn của "mặt đất" có thể được đặt phía sau các đường tín hiệu song song để giảm nhiễu. Trong hai lớp liền kề, đường dẫn phải vuông góc với nhau.

Mở ống dẫn đường bộ cho các đường tín hiệu hay các đơn vị địa phương đặc biệt quan trọng. Những đường hầm bảo vệ có thể được thêm vào bên ngoài trong khi những tín hiệu không tác động như tín hiệu đồng hồ, tín hiệu bằng tốc độ cao, v. v. đang được đóng chặt ở giữa. Mọi loại đường tín hiệu không thể tạo các vòng, và các đường đất không thể tạo các vòng thời gian. Nếu tạo ra một mạch dây điện, nó sẽ gây ra rất nhiều trở ngại trong hệ thống. Việc sử dụng dây dẫn hoa cúc* có thể tránh các vòng trong lúc chạy dây. Một hay nhiều tụ điện tách cắt tần số cao nên được đặt gần mỗi khối tụ hoà IC. Dây thắt tần số cao được sử dụng khi các đường đất Analog và số điện tử kết nối với đường bộ công cộng. Một số đường dây tín hiệu tốc độ cao phải được điều khiển đặc biệt: các tín hiệu khác nhau yêu cầu chúng phải ở cùng một lớp và càng gần với các đường song song song, và không được phép chèn tín hiệu giữa các đường tín hiệu khác nhau, và phải kéo dài ngang nhau.

Dây dẫn tín hiệu cao tốc nên tránh các nhánh hay khớp nối nhiều nhất có thể. Đường dây tín hiệu tần số cao có xu hướng sản xuất phóng xạ điện từ lớn khi đi trên bề mặt. Bằng cách nối các đường dây tín hiệu tần số cao giữa nguồn điện và dây điện, và hấp thụ sóng điện từ qua nguồn cung cấp điện và lớp dưới, phóng xạ tạo ra sẽ bị giảm rất nhiều.

2.2 Sóng đồng hồ cao tốc

Hệ thống đồng hồ đóng một vai trò quan trọng trong hệ thống điện tử. C64xDSP là thành viên của platform C600 và có tốc độ xử lý cao. Đồng hồ tốc độ cao của C64xDSP có thể với tới 1.1GHz, số này cao hơn số chiếc C62xDSP trước. Do đó, nhu cầu dây đồng hồ sẽ ngày càng cao trong thiết kế ứng dụng của hệ thống điện tử hiện đại dựa trên DSP. Ưu tiên đường dây tín hiệu đồng hồ tốc độ cao, thường thì khi có dây dẫn, cần phải ưu tiên hàng đầu dòng tín hiệu đồng hồ chính của hệ thống. Đường dây đồng hồ tốc độ cao có tần số cao, yêu cầu đường dây ngắn nhất có thể để đảm bảo sự bóp méo tín hiệu.

Đồng hồ tần số cao, đặc biệt nhạy cảm với nhiễu. Những đường dây đồng hồ tần số cao phải được bảo vệ và bảo vệ để giảm nhiễu.

Các đồng hồ tần số cao (đồng hồ trên 20MHz, hay đồng hồ mọc trên ít hơn 5n) phải có một dây chắn mặt đất với một đường rộng ít nhất 10rail và một đường dây rộng ít nhất 20mili. Những đầu dây mặt đất bảo vệ của đường dây tín hiệu tần suất cao phải được liên lạc cẩn thận với mặt đất thông qua các lỗ và kết nối với mặt đất mỗi 5emm. Cột dây dẫn đường và đường dữ liệu giống nhau cơ bản, kéo bằng dây tay được khuyên. Đồng hồ gởi bên phải được kết nối với độ chống đẩy của khoảng 22-220Q theo hàng loạt. Đường dẫn tín hiệu đồng hồ với tốc độ cao được thiết kế càng xa càng tốt trên cùng lớp, và không có các nguồn gây nhiễu khác và được chạy quanh đường dây tín hiệu đồng hồ tốc độ cao. Sao kết nối hay kết nối điểm tới điểm được đề nghị cho kết nối đồng hồ tần số cao. Liên kết T sẽ đảm bảo ngang chiều dài cánh tay, giảm thiểu số L thừa, và đồng sẽ được áp dụng dưới con chip đồng hồ Pha lê hay đồng hồ để tránh nhiễu. Tránh nhiễu tín hiệu gây ra bởi các đường dây này.

Với dây điện tín hiệu cao tốc và dây điện tín hiệu tốc độ cao, yêu cầu phải chơi ít dây LEL và ít liên kết trong suốt các đường dây để tránh sự phản chiếu tín hiệu và qua đường. Sự ảnh hưởng của lỗ thông qua và Stump (Stubbs) trong màn hình PCB tốc độ cao không chỉ phản ánh trong ảnh hưởng vào tín hiệu, mà còn trong việc sửa chữa trực thăng. Tuy nhiên, các nhà thiết kế thường bỏ qua ảnh hưởng của các lỗ và gốc cây trên cản trở.

Để chọn một kích thước hợp lý của lỗ. Ví dụ, đối với các thiết kế PCB với lớp 4-10, các lựa chọn chung là 10mil/20mil (khoan/dán pad) hay 16mil/30mil. Đối với một số đốt nhỏ có mật độ cao, cũng có thể sử dụng lỗ 8mil. Xem xét việc sử dụng kích cỡ lớn hơn để cản trở với đường dây điện hay đường dây nền. Đặt những cái chốt của nguồn điện và mặt đất gần các lỗ. Chì càng ngắn giữa các chốt và các lỗ, càng tốt. Tuy nhiên, những cái chốt của nguồn cung điện và mặt đất phải càng dày càng tốt để cản trở.

Những con chip với mật độ cao được bọc trong BGA hay COB, và khoảng cách kim cắt giảm từng ngày. Bóng khoảng cách thấp như O.6mm và sẽ tiếp tục giảm, khiến cho dây tín hiệu của vật lý bị kéo ra không thể dùng các công cụ truyền thống dẫn đường. Hiện tại có hai cách để giải quyết vấn đề này trong dàn cao 8th National Academic Symposium on radiation-resistant Electronics và Electrotừ Pulses (249): 1) vẽ đường dẫn tín hiệu từ tầng dưới qua lỗ bên dưới quả bóng. (2) Tìm một kênh chính trong hệ thống lưới hình cầu bằng cách sử dụng dây điện rất mỏng và dây dẫn góc tự do. Với loại phụ tùng đường dây có mật độ cao như vậy, dây với độ rộng rất nhỏ và không gian là lựa chọn duy nhất có thể sử dụng. Chỉ bằng cách này có thể đảm bảo sản suất cao và đáng tin cậy, và yêu cầu thiết kế tốc độ cao được đáp ứng.

Thiết kế của 2.3 BGA bọc chặt khớp

Với việc phát triển công nghệ đóng gói thiết bị, kích thước tương đối của các thiết bị đã trở nên nhỏ hơn. Các thiết bị theo chuỗi TMS320C600 có tới nút 352, bởi vì các bàn chân BGA bị phân biệt rất chặt và các lỗ rất gần với các chốt, thứ có thể tạo ra sự tự động lớn. Nó cũng gây nguy hiểm cho tín hiệu tốc độ cao, nên khi BGA phân tán, hãy cố dùng lỗ nhỏ hơn. Có một mối liên hệ tương ứng giữa kích thước của BGA và khoảng cách chân của BGA, nhưng nó không thể l ớn hơn đường kính của nó, thường khoảng 1/10~l/5. Những cái lỗ kế bên nắp BGA và miếng đệm trên bề mặt các thành phần cần được bịt và bao phủ bằng dầu xanh. Đối với hàn kiểu BGA, không có bộ phận nào khác xuất hiện trong thời thứ hai.

Kết quả

Máy xử lý tín hiệu điện tử. Với độ phổ biến của thiết bị tần số cao, mật độ của bảng mạch in tăng lên, sự nhiễu tăng lên, và chất lượng tín hiệu tốt hơn được đặt vào vị trí thiết kế cao. Tính thiết kế bảng PCB của các DSS tốc độ cao là một quá trình rất phức tạp. Trong thiết kế của các mạch tốc độ cao, chúng tương ứng với nhau, cần phải xem xét nhiều yếu tố. Nếu các thiết bị tốc độ cao được thiết lập gần nhau, khoảng thời gian có thể bị giảm, nhưng có thể xảy ra trò chuyện chéo và hiệu ứng nhiệt quan trọng. Cũng là mâu thuẫn việc tín hiệu tốc độ cao được đi dây càng xa càng tốt trong lớp trong và ít lỗ phải được đục. Do đó, trong thiết kế, chúng ta cần phải cân nhắc tất cả các yếu tố thuận lợi để tạo ra một thiết kế mạch to àn diện.

Chỉ có cách này bảng mạch PCB chất lượng cao có khả năng chống nhiễu mạnh, khả năng ổn định và hiệu suất thời gian cao được thiết kế.