Технология PCB - Руководство по проектированию PCB для обеспечения целостности сигнала

The following is an introduction to PCB design guidelines to ensure signal integrity and resolve signals:

(SI) чем раньше будут возникать проблемы, тем эффективнее будет проектирование, что позволит избежать добавления оконечного оборудования до завершения проектирования PCB.

планирование SI имеет множество инструментов и ресурсов. В настоящем документе рассматриваются ключевые вопросы целостности сигналов, а также несколько способов решения проблем си, но при этом игнорируются технические детали процесса проектирования. 1 проблемы с SI с увеличением скорости выключения IC - вывода почти во всех конструкциях возникают проблемы с полнотой сигнала, независимо от цикла сигнала.

схемная плата может быть полностью заземлена, легко образуется контур питания, по мере необходимости может использоваться большое количество дискретных терминалов, но дизайн должен быть правильным и не может находиться в критическом состоянии. Специалисты си и EMC имитировали и рассчитали перед монтажом проводов, а затем конструкторы платы следовали ряду очень строгих правил проектирования. при возникновении сомнений может быть добавлено терминальное оборудование для обеспечения максимальной безопасности SI. в процессе практической работы платы всегда будут возникать некоторые проблемы. Таким образом, использование зажимов с управляемым сопротивлением позволяет избежать проблем SI.

Короче говоря, сверхстандартное проектирование решает проблему си.

Общее руководство по проектированию SI для процесса проектирования приводится ниже. 2 предпроектная подготовка до начала проектирования должна в первую очередь учитывать и определять стратегию проектирования, чтобы направлять выбор элементов, выбор технологии и контроль себестоимости производства платы. для SI проводятся предварительные исследования, разрабатываются руководящие указания по планированию или проектированию для обеспечения того, чтобы в проектных результатах не возникало никаких явных проблем SI, сбоев или временных проблем. Производители IC могут предложить некоторые руководства по проектированию, но руководство, предоставленное поставщиком чипов (или вашим собственным руководством по проектированию), ограничено. В соответствии с этим руководством плата, удовлетворяющая требованиям SI, может и не быть спроектирована.

Если правила проектирования просты, то не нужен инженер по проектированию PCB.

На самом деле схема PCB, the following problems need to be solved first. These problems will affect the circuit board you are designing (or considering designing) in most cases. если количество платы велико, this is very valuable. 3. ряд групп элементов в слоистых схемах имеют большую автономию при определении количества слоев PCB, while other project groups do not, Поэтому важно знать их позицию. Communicating with manufacturing and cost analysis engineers can determine the cascading error of the circuit board, Это также хорошая возможность найти допуск на изготовление платы.

Вся эта информация может быть использована на этапе предварительного подключения. на основе вышеприведенных данных вы можете выбрать каскад. обратите внимание на то, что почти каждый PCB, вставленный в другую схему или на заднюю пластину, требует толщины, и большинство производителей платы имеют фиксированную толщину в отношении различных типов слоев, которые они могут производить, что существенно ограничивает конечный уровень соединений. Вы можете рассчитывать на тесное сотрудничество с изготовителем для определения количества каскадов.

следует использовать инструменты управления сопротивлением для создания диапазона целевых сопротивлений различных слоев, принимая во внимание производственные допуски, предоставляемые изготовителем, и влияние соседних проводов. В идеале, для полноты сигнала все высокоскоростные узлы должны быть соединены с импедансным контрольным внутренним слоем (например, ленточной линией), но на практике инженеры должны часто использовать внешний слой для достижения всех или части высокоскоростных узлов. чтобы оптимизировать SI и поддерживать развязку платы, плоскость заземления / питания должна быть как можно более спаренной. если бы у вас была только пара наземных / энергетических самолетов, вы бы были там. Если нет уровня питания вообще, по определению, у вас могут возникнуть проблемы с SI.

Before defining the return path for undefined signals, Вы также можете столкнуться с трудностями в моделировании или имитации характеристик платы. последовательное возмущение и управляющая связь по сопротивлению соседней линии. The coupling analysis of adjacent parallel signal lines can determine the "safe" or expected spacing (or parallel wiring length) between signal lines or between various signal lines. например, to limit the crosstalk between clock and data signal nodes to 100mV, Но чтобы сохранить параллель линии сигнала, Вы можете вычислить или имитировать минимальное допустимое расстояние между сигналом на любом из указанных проводов. одновременно, if the design includes nodes that are important to impedance (or clocks or dedicated high-speed memory architectures), routing must be placed on one layer (or multiple layers) to obtain the required impedance. 5 важные высокоскоростные узлы задержки и задержки времени это ключевой элемент маршрутизации часов, который необходимо учитывать. из - за строгих временных требований, узлы обычно должны использовать терминальное устройство для достижения оптимального качества SI.

для заблаговременного распознавания этих узлов планируется установить время, необходимое для установки компонентов и прокладки проводов, с тем чтобы установить ориентацию на целостность сигнала. выбор технологий PCB и различных драйверов для разных задач. сигнал - точка или чуть больше? выходной сигнал с платы или остается на той же пластине? какой допустимый предел задержки и шумов? как общий стандарт проектирования целостности сигнала, чем медленнее преобразование, тем лучше целостность сигнала. 50 МГц часов без причины используют время подъема 500ps.

скорость устройства управления частотой колебаний 2 - 3NS достаточна для обеспечения качества кремния, а также для решения проблемы переключения синхронного вывода (SSO) и электромагнитной совместимости (EMC). в новых технологиях программирования FPGA или в модификации ASIC можно найти преимущества драйвера. с помощью этих настраиваемых (или полунастраиваемых) устройств вы можете выбрать амплитуду и скорость привода.

В начале проектирования удовлетворяются требования к проектному времени, предъявляемые к конструкции FPGA (или ASIC), и устанавливаются соответствующие параметры вывода, включая выбор пяток (если это возможно). На данном этапе проектирования от поставщиков IC будет получена соответствующая имитационная модель.

чтобы эффективно заменить симуляцию SI, вам нужен симулятор SI и соответствующая имитационная модель (возможно, модель IBIS).

И наконец, на этапе предварительной проводки и проводки следует разработать ряд руководств по проектированию, в том числе: импедансы слоя цели, расстояние между проводами, предпочтительные технологии оборудования, топология ключевых узлов и планирование терминала.

7 основной процесс предварительного подключения к программе SI в стадии предварительного подключения должен сначала определить диапазон входных параметров (амплитуда привода, сопротивление, скорость сопровождения) и возможные Топологические диапазоны (минимальная / максимальная длина, короткая длина ит.д.), затем запустить все возможные аналоговые комбинации, проанализировать хронографы и результаты симуляции SI и, наконец, найти приемлемый диапазон значений. далее, рабочий диапазон интерпретируется как ограничение проводов PCB. для выполнения этого типа « очистки» можно использовать различные программные средства, а программа проводки может автоматически обрабатывать такие проволочные ограничения.

SI simulation check after wiring will allow systematic destruction (or change) of design rules, Но это только из соображений себестоимости или строгих требований к монтажу. 9. Вышеуказанные меры гарантируют качество конструкции платы си. после сборки платы, it is still necessary to place the circuit board on the test platform, use an oscilloscope or TDR (time domain reflector) to measure, and compare the actual PCB board with the expected result of the simulation Compare. много статей о выборе модели. Engineers performing static timing verification may have noticed that although all the data can be obtained from the device data sheet, по - прежнему трудно создать модель. аналоговая модель си, the model is easy to construct, Однако данные модели получить трудно. Essentially, Единственным надежным источником данных модели си является поставщик IC, кто должен молча сотрудничать с инженером - проектировщиком. Стандарты модели IBIS обеспечивают последовательный носитель данных, but the establishment of the IBIS model and its quality assurance are costly. поставщикам IC по - прежнему необходимо стимулировать рыночный спрос на эти инвестиции, and the Производители PCB Может быть только на рынке.