Технология PCB - техника проектирования высокоскоростной схемы

The frequency of the проектировать circuit is high. It is generally considered that if the frequency of the digital logic circuit reaches or exceeds 50 MHz, схема, работающая на этой частоте, занимает более 1% пространства/три of the entire system, Это называется быстродействующая цепь. If there are only a few signals such as the system clock in the system that work at such a high frequency, it still does not belong to the field of быстродействующая цепьs.

цифровой сигнал в проектируемой цепи прыгает очень быстро. обычно считается, что, когда время нарастания или падения цифрового сигнала меньше 5% цикла сигнала, Это называется быстродействующая цепь.

Figure 1 is a waveform diagram of a signal line in a быстродействующая цепь, which shows the actual situation of the current flowing in this signal line in the circuit. The multiple signal waveforms in the figure are because the signal line is connected to the pins of many different components, Поэтому множественные сигналы будут наложены.

It is not difficult to see from the figure that the bottom and top of the signal have different degrees of benefits, нерегулярное колебание, delays within the expected range, сорт. These phenomena generally do not appear in low-speed circuit проектировать, по мере увеличения скорости цепи, The above problems will follow. поэтому, the design of быстродействующая цепьs cannot be as simple as the design of low-speed circuits. New knowledge and new thinking must be added to avoid and reduce the occurrence of the above situations. на основе практического применения и ссылки на другие документы, I have the following considerations for быстродействующая цепь design.

2, timing coordination considerations

Today's electronic products mostly run at 100 MHz or even higher frequencies, such as RAM, центральный процессор, FPGA, ASIC, and random logic. все это оборудование очень требовательное по времени. If the timing coordination between them does not meet the specified Requirements, легко привести к сбоям в работе системы, so a problem that should be considered for быстродействующая цепь проектирование должно быть вопросом согласования времени.

The timing coordination is mainly reflected in: the signal's setup time and hold time violate the standard, малая длительность импульса не соответствует требованиям, and the phase overlap caused by the multi-phase clock in the system. в проектирование высокоскоростных схем, обычно интервал сигнала составляет ns - ширина. At this time, трудно обеспечить точную координацию между часовыми и цифровыми сигналами. In addition, само оборудование более или менее имеет различные виды оборудования. Parameter drift, дисперсия, etc., осложнить координацию сигналов разных таймеров. В свете вышеизложенного, the design of быстродействующая цепьs should first consider the functional simulation verification before design, and theoretically carefully analyze whether each signal can meet the expected indicators. Во - вторых, проверьте, удовлетворяет ли каждое устройство в фазовой цепи. для всех задействованных устройств, high-frequency testing equipment should be used to carefully check and verify the various parameters of the device itself.

3, signal integrity considerations

Before any проектирование схемы, целостность каждого сигнала в системе после тестирования проектирование схемы is completed, namely SI (Signal Integrity), also known as signal quality. в китае это более важно быстродействующая цепь design. если не принимать во внимание заранее, it is easy to cause serious damage to the quality of each signal in the system, Иначе целостность сигнала легко нарушить. The following situations are the manifestations that affect signal integrity in быстродействующая цепь design.

3.1 Crosstalk between signals

The form of string winding can be illustrated in Figure 2. When an alternating current passes through a signal line, вокруг него создаётся переменное поле, провод генерирует в переменном магнитном поле определённый сигнал напряжения. такой, related voltage signals will be induced on the adjacent signal lines, приводить к взаимодействию двух сигнальных линий, which will cause the quality of the signal in the wire to decrease. The size of the cross-winding between the signal lines mainly depends on the rate of change of the magnetic field (generally determined by the change law of the rising and falling edges of the driving signal), диэлектрическое свойство окружающей среды, расстояние между проводами.