Новости PCB - требование проводки основной платы вычислительной машины

Ниже я представлю свое понимание. If you don’t speak well, please give me some advice:

First of all, you should set Space and some line widths for some important signals before making the picture. Если клиент не Layoutguide, we must have experience in this area. Вообще говоря, we should pay attention to the basic routing rules of the following signals:

1. DDR signal:

In addition to the Control line, DDR lines are generally 5/10 линий управления, чтобы сохранить расстояние между 20 м. Like the CPU, в основном подразделяются на три категории:

< 1 > строка данных (0 - 63) 64

<2>Address line (0-13) There are also some address signal lines with other names,

< 3 > линия управления (обычно расположена между линиями данных и адресными линиями)

Когда линия данных перенаправлена, каждая восьмая линия представляет собой группу, а две линии Управления DQM и DQS проходят на одном и том же уровне. Основными тематическими подходами являются:

MD (0-7) add DQM0 DQS0

MD (8 - 15) добавить DQM 1 DQS 1

MD (16-23) plus DQM 2 DQS 2

MD (24 - 31) добавить DQM3 DQS 3

MD (32-39) plus DQM 4 DQS 4

MD (40 - 47) добавить DQM 5 DQS

MD (48-55) plus DQM 6 DQS 6

MD (56 - 63) добавить DQM 7 DQS 7

старайтесь сохранить все адреса вместе;

Кроме того, в разделе DDR есть 3 пары линий CLK. если это сдвоенный канал DDR, то есть 6 линий CLK. часы должны быть спарены, и с другими сигналами держать дистанцию не менее 20 миллиметров.

ДДР и CPU также должны быть отделены от других сигналов, имеющих сигналы GND 20 - 30миля, mainly the signals of CPU and AGP

2. CPU wiring:

In general, соединение процессора будет использовано 5/10 Control line spacing to be slightly larger, около 2000 миль,

< 1 > 64 линии данных (0 - 63);

<2>Address line (3-31) REQ (0-4), сорт.

< 3 > линия управления (обычно расположена между линиями данных и адресными линиями)

When the data lines are routed, Каждая 16 строк сгруппирована и выполняется на одном и том же этаже.

(0-15) (16-31) (32-47) (48-63) and each group distributes 2-3 control lines,

при маршрутизации адресной линии, every 16 lines are grouped together and run in the same layer. The difference is that the Address lines are not from (3-31) before (0-2). Generally divided into 2 groups,

< 1 > (3 - 16) добавить 5 линий REQ, 18;

<2> (17-31) 16 pieces;

When routing the CPU signal, it should also be separated from other signals with a 20-30mil GND line, сигнал DDR, to facilitate the GND under the VIA and play a role in the ground.

3. CLK signal:

The CLK signal is the most important signal in the motherboard, В общем, размер:

< 1 > 200 триллионов

<2>100 trillion

< 3 > 66 триллионов

<4>48 trillion

< 5 > 16 триллионов

Generally, Первые две используются главным образом для процессора и НБА. They are high-frequency CLK lines and should be kept at least 25 mils apart.

Третья категория используется главным образом для ДДР и СБ, 20 / 7 / 5 / 7 / 20,

четвертый тип обычно используется для PCI и AGP, 20/7/5/7/20,

Пятый тип обычно используется редко, главным образом для небольших IC. есть аудио - часть. по сравнению с предыдущим типом эта CLK немного менее важна. 15 / 5 / 15. также следует использовать сигнал CLK. используйте меньше проходных отверстий, обычно не более 2 VAI. при установке проводов обратитесь к GND. кристаллический генератор не может разместить боковую линию блока, сигнал кристаллического генератора должен быть как можно короче.

сигналы локальной вычислительной сети:

в локальной вычислительной сети обычно имеются две пары сигналов: go, 20 / 7 / 5 / 7 / 20 или 20 / 10 / 10 / 10 / 20.

при установке проводов постарайтесь использовать уровень GND. поменьше играть в VAI, постарайся не пропускать больше двух дыр.

звуковые сигналы:

тональный сигнал обычно составляет 10 / 10, обычно не может проходить через другие зоны сигнала, другие зоны не могут проходить через звуковую зону.

6. USB signal:

For USB1.0, номер 10/10/10. It can be more than 20mil empty with other signals;

для USB2. 0, go 7.5 / 7.5 / 7.5 и другие пространственные сигналы более 20мил;

Не удалось получение. меньше играть, try not to exceed 2 VAI.

7. VLINK signal

VLINK signals generally have 11 data lines and 2 control lines. если две линии управления, the spacing between VLINK signals should be larger, не менее 15 миль или больше, and the distance between the 2 paired lines and other VLINK signals should be 20 mils. не более двух отверстий, and land should be covered.

8. PCI signal:

PCI signal requirements are not so high, ровно в пять/5/5.

9. IDE signal:

IDE signals mainly include (pd0-15) 16 wires plus 2 control wires, есть и другие сигнальные линии. The control wires are generally 25pin, & 27 швов, and Space can go 10/5/10.

10. Power signal:

Pay attention to the line width when routing the power signal. Основная цель состоит в том, чтобы различать источник питания и размер тока. Generally, Мы можем обозначить шириной 40 мм 1а. When the line width is not enough, Вы можете рассмотреть возможность укладки меди или разрезания внутри слоя. The signal goes too close.

эти моменты почти отражают мое понимание этого умения. I will continue to work hard to further understand and understand various types of signals and wiring requirements.

выше описание требования к монтажу основной платы компьютера. Ipcb also provides Производители PCB and PCB manufacturing technology.