Подложка ИС - Продвинутая упаковка для будущего 2.5D и 3D

В дополнение к передовым процессам, передовые инкапсуляции стали ключевой технологией для продолжения закона Мура. В последние годы такие технологии, как 2.5D, 3D и микрочипы, стали горячей темой в полупроводниковой промышленности. В конце концов, как продвинутая упаковка играет ключевую роль в продолжении закона Мура? В чем особенности технологий упаковки, таких как 2.5D, 3D и микрочипы?

Появились такие приложения, как искусственный интеллект (ИИ), автомобильные сети и 5G, все из которых требуют использования передовых функциональных чипов с высокоскоростными вычислениями, высокоскоростной передачей, низкой задержкой и низким потреблением энергии. Однако, поскольку спрос на вычисления многократно растет, продолжение закона Мура является проблемой для полупроводниковой промышленности.

По мере того, как микромасштаб чипа становится все более сложным, возникает изомерная интеграция.

Другими словами, передовые полупроводниковые технологии развиваются в направлении 7 нм, 5 нм, 3 нм и 2 нм. Таким образом, размер транзистора приближается к физическому пределу объема атома. Электронные и физические ограничения также затрудняют дальнейшее сокращение и модернизацию передовых процессов.

Поэтому, помимо продолжения разработки передовых процессов, полупроводниковая промышленность ищет другие способы поддержания миниатюризации и эффективности чипов. Дизайн компоновки чипа стал новым решением, которое продолжает закон Мура, и возникла концепция гетерогенной интегрированной архитектурной системы дизайна (HIDAS), которая стала инновационной движущей силой чипов IC.

Так называемая гетерогенная интеграция, в широком смысле, относится к упаковке, 3D - укладке и другим технологиям, таким как два разных чипа, таких как память + логический чип, фотоэлектрические + электронные компоненты, интегрированные вместе. Другими словами, интеграцию двух чипов с различными процессами и характеристиками можно назвать гетерогенной интеграцией.

Поскольку рынок приложений более разнообразен, стоимость, производительность и целевая группа каждого продукта различны, поэтому требуемые технологии гетерогенной интеграции также различны, и тенденция фокусировки рынка постепенно проявляется. Таким образом, завод поколения IC, обрабатывающая промышленность и индустрия полупроводникового оборудования инвестировали в разработку гетерогенной интеграции, 2.5D, 3D - инкапсуляции, микрочипов и других популярных технологий инкапсуляции, основанных на концепции гетерогенной интеграции, таких как побеги бамбука после побегов бамбука.

2.5D Эффективное снижение затрат на производство чипов

В прошлом, чтобы интегрировать чипы вместе, большинство использовали технологию инкапсуляции системного уровня (SiP), такую как инкапсуляция PiP (инкапсуляция в упаковке), инкапсуляция PoP (инкапсуляция в упаковке). Тем не менее, как смартфоны, AIoT и другие приложения, которые требуют не только более высокой производительности, но и поддержания небольших размеров и низкого энергопотребления, в этом случае мы должны найти способ сложить больше чипов, чтобы уменьшить объем, поэтому нынешняя технология упаковки в дополнение к оригинальному SiP также развивается в направлении технологии трехмерного инкапсуляции.

Короче говоря, трехмерное инкапсуляция означает использование кремниевого промежуточного слоя (кремниевого промежуточного слоя), изготовленного непосредственно из кремниевых чипов, вместо использования предыдущего пластикового « проволочного носителя», и инкапсулирование нескольких чипов с различными функциями непосредственно в более эффективный чип. Другими словами, добавление кремниевых чипов к кремнию сохраняет закон Мура в силе таким образом, чтобы увеличить затраты на процесс и физические ограничения.

В то время как стереоинкапсуляция более знакома с 2.5D и 3D - инкапсуляцией, мы начинаем с 2.5D - инкапсуляции. Так называемая 2.5D - инкапсуляция, основная концепция состоит в том, чтобы расположить процессор, память или другой чип в кремниевом промежуточном слое (Silicon Interposer), соединенном микровыпуклыми блоками, чтобы металлические линии в кремниевом промежуточном слое могли соединять электронные сигналы различных чипов. Затем, используя TSV для соединения нижних металлических выпуклостей, внешний металлический шар соединяется с проводной пластиной для достижения более тесного взаимодействия между чипом, чипом и упакованной базой.

2.5D и 3D - инкапсуляции являются популярными технологиями стереоинкапсуляции. (Источник: ANSYS)

В настоящее время известная технология упаковки 2.5D - это не что иное, как CoWOS с аккумулятором. Концепция технологии CoWOS заключается в том, чтобы поместить полупроводниковые чипы (такие как процессоры, память и т. Д.) в кремниевый средний слой, а затем соединить их с конечной базой с помощью процесса инкапсуляции микросхем на кристаллической окружности (CoW). Другими словами, чип сначала подключается к кремниевому чипу через процесс упаковки чипа на чипе (CoW), а затем подключает чип CoW к базовой плате и интегрируется в CoWOS. Используя этот режим упаковки, несколько чипов могут быть упакованы вместе и соединены между собой через кремниевый промежуточный слой для достижения эффекта небольшого объема упаковки, низкого энергопотребления и меньшего количества выводов.

Концепция технологии упаковки CoWOS. (Источник: тайваньский аккумулятор)

В дополнение к CoWos, упаковка с выпуклым кристаллическим кругом также может быть классифицирована как метод упаковки 2.5D. Принцип упаковки на уровне вентиляционного чипа заключается в том, чтобы вытянуть требуемую цепь из конца голого полупроводника в слой перераспределения для формирования упаковки. Поэтому нет необходимости герметизировать загрузочные пластины, провода, выпуклые блоки, что может снизить себестоимость производства на 30% или сделать чип тоньше. При этом площадь чипа может быть значительно уменьшена. Он также может заменить более дорогостоящую кремниевую перфорацию и интегрировать различные компоненты с помощью технологии упаковки.

Конечно, технология стереоупаковки - это не только 2.5D, но и 3D упаковка. Итак, в чем разница между ними, полупроводниковая промышленность принимает 3D - упаковку?

Принцип работы 3D - инкапсуляции по сравнению с 2.5D - инкапсуляцией заключается в создании транзисторной (CMOS) структуры на чипе и использовании кремниевой перфорации для подключения электронных сигналов от разных чипов вверх и вниз, что позволяет напрямую складывать память или другие чипы вертикально

3D - инкапсуляция - это прямое сложение чипов. (Источник: Intel)

Tesla и Intel активно разрабатывают технологию 3D - инкапсуляции

Intel (INTC) и Taiwan Semiconductor (TSMC) имеют свои собственные технологии 3D - инкапсуляции. Intel использует технологию 3D - инкапсуляции « Foveros», которая использует логику изомерного стека для обработки операций и может складывать каждый логический чип вместе. Это означает, что впервые пакеты чипов расширились от традиционных пассивных кремниевых сред и пакетных накопителей до высокоэффективных логических продуктов, таких как процессоры CPU, графики и AI. Раньше стеки использовались только для памяти, но теперь гетерогенные стеки используются для различных комбинаций стека памяти и вычислительных чипов.

Кроме того, Intel разрабатывает три новые технологии: co - EMIB, ODI и MDIO. Co - emib может подключать более высокие вычислительные мощности и позволяет соединять два или более компонентов Foveros друг с другом. Дизайнеры также могут подключать симуляторы, память и другие модули с очень высокой пропускной способностью и очень низким энергопотреблением. Технология ODI обеспечивает большую гибкость для всенаправленной взаимосвязанной связи между микросхемами малого и среднего размера. Верхние чипы могут взаимодействовать с другими микрочипами, такими как технология EMIB, или вертикально с нижними голыми чипами через кремниевые отверстия (TSV), такие как технология Foveros.

Концепция технологии Intel Foveros. (Источник: Intel)

Технология также использует большие вертикальные проходные отверстия, которые питают энергию непосредственно от упакованной базовой пластины к верхней голой пластине. Эти отверстия большого прохода намного больше, чем традиционные отверстия кремния, и обеспечивают более стабильную передачу мощности и более низкое сопротивление. Более высокая пропускная способность и более низкая задержка через стек. Этот метод уменьшает количество отверстий для пропускания кремния, необходимых в базовом чипе, освобождает больше площади для активных компонентов и оптимизирует размер обнаженной пластины.

С другой стороны, TSMC предлагает интегрированное решение для « 3D - мультичипов и системных интегральных чипов» (SoIC). Решения на системных интегральных чипах накладывают непосредственно хорошо известные голые кристаллы разных размеров, технологий и материалов.

TSMC отмечает, что плотность и скорость выпуклости интегральных чипов системы в несколько раз выше, чем у традиционных 3D - интегральных решений с использованием микровыпуклых блоков, при этом значительно снижая энергопотребление. Кроме того, системный интегральный чип представляет собой предварительно обработанное интегрированное решение для подключения двух или более голых кристаллов перед упаковкой; Таким образом, чипсеты системной интеграции могут использовать передовые технологии инкапсуляции InFO или CoWOS компании для дальнейшей интеграции других чипов, создавая мощные решения системного уровня « 3D * 3D».

Кроме того, TSMC представила 3DFabric, который объединяет быстрорастущие решения для интеграции систем 3DIC, обеспечивает большую гибкость и создает мощные системы с сильными блокбастерами, соединенными друг с другом. 3DFabric имеет различные варианты сборки передних и задних чипов, которые помогают клиентам соединять несколько логических чипов вместе или даже гетерогенные микрочипы, такие как последовательное высокочастотное широкополосное запоминающее устройство (HBM) или аналоговые, входные / выходные и радиочастотные модули. 3DFabric сочетает в себе передние и задние 3D - решения и дополняет миниатюризацию транзисторов, чтобы постоянно улучшать производительность и функциональность системы, уменьшать размер и внешний вид и ускорять время выхода продукта на рынок.

После внедрения 2.5D и 3D, Chiplets является одной из новейших передовых технологий упаковки в полупроводниковой промышленности. Наконец, кратко опишите функции и преимущества Chiplets.

Использование Chiplets имеет три преимущества. Из - за высокой стоимости передовых процессов, особенно аналоговых схем и I / O, становится все труднее сокращаться по мере развития технологии. Чипы делят схемы на отдельные микрочипы, усиливая их функциональность, технологию и размеры, в конечном итоге интегрируя их вместе, чтобы преодолеть проблемы миниатюризации процесса. Кроме того, Chiplets может использовать существующие зрелые чипы для снижения затрат на разработку и проверку.

В настоящее время многие производители полупроводников выпускают высокопроизводительные продукты в виде чипов. Например, Intel Stratix 10 GX 10m FPGA имеет чиповую конструкцию для достижения более высокой плотности компонентов и емкости. Продукт основан на существующей архитектуре Intel Stratix 10 FPGA и передовой технологии Intel Embedded Multip Internet Bridge (Emib), которая сочетает в себе два основных логических чипа Intel Stratix 10 GX FPGA высокой плотности с соответствующими блоками ввода / вывода. То же самое можно сказать и о процессорах AMD второго поколения EPYC. В отличие от первого поколения чипов, которые объединяют память и I / O в 14 - нм CPU, второе поколение состоит в том, чтобы отделить I / O и память от одного чипа и разрезать 7 - нм CPU на восемь чипов для объединения.

Короче говоря, в прошлом эффективность чипа повышалась за счет улучшения полупроводникового процесса, но по мере того, как размер элемента приближался к физическому пределу, миниатюризация чипа становилась все более сложной. Чтобы поддерживать небольшие размеры и высокую эффективность конструкции чипов, полупроводниковая промышленность не только продолжает разрабатывать передовые технологии, но и улучшает архитектуру чипов, позволяя чипам переходить от оригинальных однослойных к многослойным пакетам. Таким образом, передовые технологии инкапсуляции также стали одной из ключевых движущих сил для улучшения закона Мура, возглавляя тенденцию развития полупроводниковой промышленности.

Основные задачи будущей интеллектуальной лаборатории включают: создание системы оценки IQ системы искусственного интеллекта, проведение оценки IQ мирового искусственного интеллекта; Внедрение интернет (городской) программы исследований облачного мозга, построение Интернета (городской "облачной технологии мозга и корпоративных карт, обслуживающих повышение уровня интеллекта в бизнесе, промышленности и городе.