Подложка ИС - требования к упаковке и чипам вафли

плата и уплотнение IC- When talking about the future of wearable technology, будущее технологическое новаторство ясно. It's loud and clear that to succeed, носимый электронный аппарат должен быть небольшим и стабильным с характеристиками. требования к упаковке кристаллов типа SRAM.

уменьшить след, Таким образом, пространство всей платы, microcontrollers migrate to smaller process nodes every other generation. одновременно, they are evolving to perform more complex and powerful operations. по мере усложнения операции, Необходимо срочно увеличить кэш. К сожалению, with each new process node, adding embedded cache (embedded SRAM) becomes challenging for a number of reasons, включить более высокий SER, низкий урожай, and higher power consumption. клиент также должен настроить SRAM. для производителей MCU, чтобы предоставить все возможные размеры кэша, необходимо, чтобы они имели слишком большой, но не управляемый набор продуктов. для этого необходимо ограничить встроенный SRAM в ядро контроллера и сделать его кэш через внешний SRAM.

Однако, since external SRAM takes up a large amount of печатная плата board space, using external SRAM faces the challenge of miniaturization. из - за его шеститранзисторной структуры, сокращение размера внешнего SRAM путем переноса внешнего SRAM в более мелкие узлы процесса, позволит внедрить те же проблемы, что и встроенный SRAM.

Это подводит нас к следующему альтернативному варианту, связанному с этой давней проблемой: снижение соотношения упаковки и размеров кристаллов во внешнем SRAM. типичный, packaged SRAM chips are many times the size of the bare chip (up to 10 times). общее решение этой проблемы - не использовать встроенный чип SRAM. It makes sense to take an SRAM chip (1/10 size) and then package it with an MCU chip using complex multi-chip packaging (MCP) or 3D packaging technology (also known as SIP system-level packaging). Однако такой подход требует значительных инвестиций и применяется только к крупнейшим производителям. с точки зрения конструкции, this also reduces flexibility because components in SIP are not easily replaced. например, if the new technology SRAM is available, Мы не можем легко заменить чипы SRAM в SIP. To replace any of the bare chips in the package, необходимо проверить всю SIP. переоценка требует реинвестирования и дополнительного времени.

So is there a way to save пространство для членов правления while excluding the SRAM from the MCU without putting the MCP in trouble? отношение размеров к ядру и чипу, мы действительно видим пространство для значительного улучшения. Why don't you check if there's a package that fits tight to the mold? Иными словами, if you cannot unpack, уменьшите размер.

Currently the most advanced approach is to reduce the size of the chip package by using WLCSP (wafer level chip level package). WLCSP означает технологию, позволяющую разрезать отдельные ячейки на вафли на мелкие кусочки, а затем собрать их в одну упаковку.. Этот прибор, по сути, является голым кристаллом с выпуклыми исходными точками или сферическими матрицами, не требующими подсоединения линии связи или промежуточного слоя. в зависимости от спецификации, the area of a chip-level package is up to 20% larger than that of the chip. The process has now reached an innovative level where manufacturing plants can produce CSP components without increasing the chip area (with only a slight increase in thickness to fit the bump/sphere).

Numbers. Wafer - on - chip packaging (WLCSP) provides the most advanced method for reducing the size of the packaged bare - chip. Здесь показано, что WLCSP был разработан DECA Technologies, не увеличивая площадь его чипа. (Credit: DECA Technologies/ Cypress Semiconductor)

CSP has some advantages over uncoated film. устройство CSP легче проверить, ручка, assemble, переписывать. They also have enhanced thermal conductivity properties. при переходе ядра в новый узел процесса, при стандартизации размера CSP можно уменьшить размер активной зоны. Это гарантирует, что компоненты CSP могут быть заменены новым поколением компонентов CSP без каких - либо осложнений, связанных с заменой плесеней.

очевидно, these space savings are important in terms of the demand for wearables and portable electronics. например, the 48-ball BGA used in theпамять на интегральных схемах in many wearable devices today has a size of 8mmx6mmx1mm (48mm3). в сравнении, the same part in a CSP package measures 3.7mmx3.8mmx0.5mm (7mm3). Иными словами, you can reduce the volume by 85%. сэкономленные деньги можно использовать для сокращения расходов печатная плата area and thickness for portable devices. поэтому, the demand for WLCSP based devices from wearables and Internet of Things (IoT) manufacturers is not limited to SRAM, Но есть новый спрос.