Teknik PCB - Ringkasan enjin: enciklopedia teknologi PROTEL (Dua)

1. Kapensiensi parasitik vias

Melalui diri sendiri mempunyai kapasitas parasit ke tanah. Jika diketahui bahawa diameter lubang pengasingan di lapisan tanah melalui adalah D2, diameter pad melalui adalah D1, tebal papan PCB adalah T, dan konstan dielektrik substrat papan adalah ε, maka kapasitas parasit melalui adalah kira-kira:

C=1.41εTD1/(D2-D1)

Kesan utama kapasitas parasit melalui litar adalah untuk memperpanjang masa naik isyarat dan mengurangkan kelajuan litar. Contohnya, untuk PCB dengan tebal 50Mil, jika melalui dengan diameter dalaman 10Mil dan diameter pad 20Mil digunakan, dan jarak antara pad dan kawasan tembaga tanah ialah 32Mil, maka kita boleh kira-kira melalui menggunakan formula di atas Kapensiti parasit adalah kira-kira: C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF, - perubahan masa naik disebabkan oleh bahagian ini kapasitas adalah: T10-90=2.2C(Z0/2)=2.2 x0.517x(55/2)=31.28ps. Ia boleh dilihat dari nilai-nilai ini bahawa walaupun kesan lambat naik disebabkan oleh kapasitas parasit tunggal melalui tidak jelas, jika melalui digunakan berbilang kali dalam jejak untuk menukar antara lapisan, perancang patut mempertimbangkan dengan hati-hati.

Kedua, induksi parasit melalui

Sama seperti, terdapat kapasitas parasit bersama dengan vias. Dalam rancangan sirkuit digital kelajuan tinggi, kerosakan disebabkan oleh induksi parasit vias sering lebih besar daripada kesan kapasitasi parasit. Induktansi seri parasitik akan lemahkan kontribusi kondensator bypass dan lemahkan kesan penapisan seluruh sistem kuasa. Kita boleh menghitung induksi parasit melalui formula berikut:

L=5.08h[ln(4h/d)+1] di mana L merujuk kepada induktan laluan, h ialah panjang laluan, dan d ialah diameter lubang tengah. Ia boleh dilihat dari formula bahawa diameter melalui mempunyai pengaruh kecil pada induktan, dan panjang melalui mempunyai pengaruh terbesar pada induktan. Masih menggunakan contoh di atas, induktansi laluan boleh dihitung sebagai: L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH. Jika masa naik isyarat adalah 1ns, maka impedance yang sama adalah: XL=Ï-L/T10-90=3.19Ω. Impedansi seperti ini tidak boleh lagi diabaikan apabila arus frekuensi tinggi berlalu. Perhatian istimewa perlu diberikan kepada fakta bahawa kapasitator bypass perlu melewati dua vias apabila menyambung pesawat kuasa dan pesawat tanah, sehingga induktan parasit vias akan meningkat secara eksponensial.

3. Melalui desain dalam PCB kelajuan tinggi

Melalui analisis atas ciri-ciri parasit vias, kita boleh melihat bahawa dalam rekaan PCB kelajuan tinggi, kelihatannya vias sederhana sering membawa kesan negatif besar pada rekaan sirkuit. Untuk mengurangi kesan negatif yang disebabkan oleh kesan parasit vias, perkara berikut boleh dilakukan dalam rancangan:

1. Mengingat kualiti kos dan isyarat, pilih saiz yang masuk akal melalui saiz. (Contohnya untuk lantai 6-10)

Untuk desain modul memori PCB, lebih baik menggunakan vial 10/20Mil (drilled/pad). Untuk beberapa papan besar-densiti saiz kecil, anda juga boleh cuba untuk menggunakan 8/18 Mil vias. Dalam keadaan teknikal semasa, ia sukar untuk menggunakan vias yang lebih kecil. Untuk kuasa atau butang tanah, anda boleh mempertimbangkan menggunakan saiz yang lebih besar untuk mengurangkan impedance.

2. Dua formula yang dibincangkan di atas boleh dikatakan bahawa menggunakan PCB yang lebih tipis adalah bermanfaat untuk mengurangi dua parameter parasit dalam vias

3. Cuba jangan ubah lapisan jejak isyarat pada papan PCB, iaitu, cuba jangan guna kunci yang tidak diperlukan.

4. Pins bekalan kuasa dan tanah harus ditembak dekat, dan memimpin antara vias dan pins seharusnya sebagai pendek yang mungkin, kerana mereka akan

Membawa ke peningkatan induksi. Pada masa yang sama, kuasa dan tanah memimpin seharusnya sebisak mungkin untuk mengurangi impedance.

5. Letakkan beberapa kunci mendarat dekat kunci lapisan isyarat untuk menyediakan loop terdekat untuk isyarat. Ia bahkan mungkin untuk meletakkan sejumlah besar vial tanah yang berlebihan di papan PCB. Tentu saja, rancangan perlu fleksibel. Model yang dibincangkan lebih awal adalah kes di mana ada pads pada setiap lapisan. Kadang-kadang, kita boleh mengurangi atau bahkan membuang pads beberapa lapisan. Terutama apabila ketepatan botol sangat tinggi, ia mungkin menyebabkan bentuk tumpuan pecah yang memisahkan loop dalam lapisan tembaga. Untuk menyelesaikan masalah ini, selain bergerak kedudukan melalui, kita juga boleh pertimbangkan meletakkan melalui pada lapisan tembaga. Saiz pad dikurangkan.

Soalan: Mengapa simbol yang disalin dari fail WORD boleh dipaparkan secara biasa dalam PROTEL?

Balas: Adakah anda dalam persekitaran SCH atau persekitaran PCB? Terdapat beberapa aksara istimewa yang tidak dapat dipaparkan dalam persekitaran PCB kerana perkataan disimpan pada masa itu.

Soalan: Nama rangkaian sama dengan nama port, adakah ia boleh disambung dalam PCB?

Jawapan: Ya, PROTEL boleh menghasilkan rangkaian dengan berbilang cara. Apabila anda menggunakan port-port dalam diagram hierarkis, setiap diagram litar boleh menggunakan nama NET yang sama, dan ia tidak akan disambung kerana nama rangkaian adalah sama. Tapi tolong jangan gunakan port kuasa kerana itu global.

Soalan: Mengapa sifat pad berubah bila saya mengimport fail PADS dalam PROTEL99SE?

Fu: Ini sebahagian besar disebabkan oleh perbezaan antara dua perisian dan setiap versi, biasanya hanya pelarasan manual.

Soalan: Boleh saya tanya Yang Daxia: Mengapa saya tidak boleh mengubah ciri-ciri dalam Protel selepas mengubah diagram skematik logik kuasa ke Protel melalui perisian. Jika saya mengubahsuainya, ia sama ada sifat paparan tidak realistik atau penuh? Terima kasih!

Kompleks: Jika papar semua, and a boleh membuat edit global, dan hanya papar bahagian yang diinginkan.

Pertanyaan: Apa prinsip pembangunan tembaga?

Kompleks: Copper sepatutnya ditempatkan pada jarak keselamatan anda lebih dari 2 kali. Ini adalah pengetahuan umum dari LAYOUT. d: W4 k: b# W* G5 i) E

Soalan: Adakah ada peningkatan dalam bentangan automatik Potel DXP? Boleh ia diatur secara automatik mengikut bentangan skema apabila mengimport pakej? # b" _1n3 q7 J-V( Q8 N: w

Re: Bentangan PCB dan bentangan skematik tidak perlu berkaitan secara alami. Oleh itu, Potel DXP tidak akan mengatur bentangan secara automatik menurut bentangan skematik semasa bentangan automatik. (Kelas komponen yang ditetapkan mengikut sub-diagram boleh membantu bentangan PCB untuk disambung mengikut diagram skematik).

Soalan: Di mana saya boleh beli data untuk analisis integriti isyarat?

Ulang: Perisian protel disediakan dengan manual analisis integriti isyarat terperinci.

Pertanyaan: Mengapa tembaga dipanjang? Berapa besar fail? Ada cara?

Kompleks: Jumlah data yang dicatat tembaga boleh dipahami. Tetapi jika ia terlalu besar, tetapan anda mungkin tidak saintifik.

0 B'f% H% `6 jam

Q: Adakah ada cara untuk membuat simbol grafik bagi diagram skematik boleh zum?

Re: Tidak.

Soalan: Simulasi PROTEL boleh digunakan untuk demonstrasi prinsip, dan keputusan yang baik boleh dicapai jika ada model terperinci

Kompleks: Simulasi PROTEL sepadan dengan model Spice. Model Spice Bebas boleh dicapai dari pembuat peranti untuk simulasi. PROTEL juga menyediakan kaedah pemodelan, mempunyai pengetahuan simulasi profesional, dan boleh membina model yang efektif.

Soalan: Bagaimana menambah aksara Cina pada 99SE, jika kelihatan banyak perkara hilang selepas Sinicization! 3-28 14:17:0 Tetapi ia tidak mempunyai banyak ciri-ciri!

Fu: Mungkin versi Cina salah.

Soalan: Bagaimana untuk membuat pad dengan lubang 2*4MM dan diameter luar 6MM?

Kompleks: Tanda saiz lubang kuasa dua pada lapisan mekanik. Komunikasi keperluan khusus dengan pembuat piring.

Pertanyaan: saya tahu, tetapi bagaimana untuk menyambungkan kuasa dan tanah dengan lapisan dalaman. Tiada jadual rangkaian, jika ada jadual rangkaian, tiada masalah 4 X *^! S. c / {

Kompleks: Guna dari kelas ke kelas untuk menghasilkan sambungan rangkaian

Pertanyaan: saya ingin bertanya bagaimana untuk membuat pad oval dalam 99se? Kaedah untuk meletakkan pads terus-menerus tidak disarankan, dan penghasil papan sirkuit tidak bahagia. Boleh saya tambah item tetapan ini dalam versi berikutnya?

Kompleks: Bila membina komponen perpustakaan, anda boleh guna piksel bukan pad untuk membentuk bentuk pad yang diinginkan. Buat ia mempunyai atribut rangkaian yang sama semasa reka PCB. Kita boleh nasihatkan Protel.

Soalan: Bagaimana mendapatkan perpustakaan prinsip terdahulu dan perpustakaan PCB secara percuma

Balas: Kemudian anda boleh muat turun dari WWW.PROTEL.COM

Pertanyaan: saya baru saja menyebutkan bagaimana menulis teks kosong (bukan tebing-clad) pada tebing-clad. Ahli-ahli menjawab bahawa ia ditulis dahulu, kemudian tongkat tembaga, dan kemudian kata-kata dihapus. Namun, saya cuba, dan selepas menghapuskan kata-kata, kata-kata tidak kosong. Adakah tertutup oleh tembaga, boleh saya tanya pakar jika mereka salah, boleh anda mencubanya?

Re: Perkataan mesti guna kaedah untuk meletakkan Cina disediakan oleh PROTEL99SE, dan kemudian buang perkataan Cina (Inggeris) dari komponen, (kerana ia adalah komponen), tetapkan ruang keselamatan kepada 1MIL, kemudian menuangkan tembaga, dan kemudian alihkan tembaga. Program akan tanya jika menutupi semula tembaga dan menjawab NO.

Soalan: Apabila melukis diagram skematik, apa urutan pin komponen?

Kompleks: Apabila membina perpustakaan skematik, terdapat fungsi semak yang berkuasa, yang boleh semak nombor siri, duplikasi, ketiadaan, dll. Anda juga boleh guna fungsi bentangan tatasusunan untuk meletakkan pin biasa pada satu masa.

Pertanyaan: Selepas protel99se6 secara automatik diwayarkan, akan ada wayar berantakan di dekat pins blok terintegrasi, seperti burrs, dan kadang-kadang juga wayar segitiga, yang memerlukan banyak perbaikan manual. Bagaimana untuk menghindari masalah ini?

Kompleks: Tetapkan grid komponen dengan sah dan optimumkan laluan lagi.

Pertanyaan: saya menggunakan PROTEL untuk melukis gambar, dan selepas revisi berulang-ulang, ia ditemui saiz fail yang sangat besar (membengkak), dan lebih kecil selepas mengeksport dan kemudian mengimpornya. Mengapa? Adakah cara lain untuk menurunkan fail?

Fu: Sebenarnya, pada masa itu, perlengkapan tembaga PROTEL disebabkan oleh komposisi garis. Sebab isu ciri-ciri intelektual, fungsi "watering" dalam PADS tidak dapat digunakan, tetapi ia mempunyai keuntungan, iaitu, ia boleh secara automatik menghapuskan "tembaga mati". Oleh kerana fail besar, anda boleh memaksanya dengan WINZIP dan ia akan sangat kecil. Tidak akan mempengaruhi penghantaran fail anda.

Pertanyaan: Permisi: pada wayar yang sama, bagaimana untuk membuat bahagian yang berbeza mempunyai lebar yang berbeza dan kelihatan terus menerus dan cantik? Terima kasih!

Re: Tidak boleh dilakukan secara automatik, anda boleh menggunakan kemampuan penyuntingan untuk mencapainya.

Liaohm bertanya: Bagaimana untuk membahagi lengkung bulatan ke beberapa bahagian yang sama?

Fanglin163 menjawab: Guna pengetahuan geometrik konvensional. EDA cuma alat.

Soalan: HDL yang digunakan dalam Protel adalah VHDL biasa

Kompleks: Protel PLD bukan, Protel FPGA bukan.

Pertanyaan: selepas air mata dipenuhi, tembaga ditempatkan. Kadang-kadang grid tidak lengkap. Apa yang patut saya buat?

Itu kerana anda menetapkan zon izolasi panas apabila mengisi air mata. Anda hanya perlu memperhatikan jarak keselamatan dan zon izolasi panas. Ia juga boleh diperbaiki.

Q: Adakah ia mungkin untuk membuat pads tidak simetrik? Apabila menyeret kabel, garis yang tersambung menyimpan sudut asal dan seret bersama-sama?

Kompleks: Pad asimetrik boleh dibuat. Apabila menyeret kawat, baris yang tersambung tidak boleh diseret bersama-sama pada sudut asal.

Soalan: Will Protel achieve the same effect as high-end EDA software when it reaches the end of the day)

Kompleks: Tergantung pada rancangan.

Soalan: Boleh kesan kawat automatik Protel DXP mencapai aras ACCEL asal?

Re: Tiada apa-apa yang lebih buruk dari masa lalu.

Q: Fungsi pld Protel nampaknya tidak menyokong bahasa HDL popular?

Re: Bahasa Cupl yang digunakan oleh Protel PLD juga bahasa HDL. Versi berikutnya boleh dimasukkan secara langsung dalam bahasa VHDL.

Q: Apa keperluan perkakasan untuk fungsi 3D dalam PCB?

Kompleks: Perlu menyokong OpenGL.1

Pertanyaan: Bagaimana untuk meletakkan kabel plat kuat fizikal ke dalam komputer dengan cepat dan selamat?

Re: Cara paling cepat adalah untuk imbas, kemudian guna program BMP2PCB untuk menukar ke fail filem, dan kemudian mengubahsuai, tetapi akurat PCB and a mesti berada di atas 0.2MM. Program BMP2PCB boleh dimuat turun pada 21IC, papan sirkuit anda mesti sangat cerah dengan kertas pasir untuk berjaya.

Soalan: Bagaimana menentukan nama rangkaian untuk kenalan sirkuit bila melukis PCB secara langsung?

Tetapkan semula dalam kotak dialog edit Rangkaian. )

Soalan: Bagaimana membuat paparan terbuka atau tanda simbol dalam data yang dibuat, sama seperti allego

Kompleks: Terdapat pilihan dalam output, yang boleh menghasilkan statistik latihan dan pelbagai simbol pembukaan.

Soalan: Fungsi penguncian kabel automatik tidak mudah digunakan, dan beberapa sistem akan dikedarkan semula. Saya tidak tahu apa yang berlaku?

Re: Versi terbaru tidak mempunyai masalah seperti itu.

Soalan: Bagaimana untuk menyedari penukaran keseluruhan bagi peranti asal berbilang

Duplikasi: Pilih komponen yang anda mahu balik pada satu masa.

Soalan: Versi p 99 yang saya gunakan kerosakan selepas menambah aksara Cina. Apa sebabnya?

Re: Ia sepatutnya disebabkan oleh versi D.

Soalan: Bagaimana untuk membuka fail powpcb dengan PROTEL?

Ulang: Cipta fail PCB baru dahulu, kemudian guna fungsi import untuk mencapainya.

Soalan: Bagaimana mengimport fail GERBER dari PROTEL99

Re: Protel PCB hanya boleh mengimport Gerber sendiri, sementara CAM Protel boleh mengimport Gerber dalam format lain.

Soalan: Bagaimana sebahagian mengubah garis halus jejak PCB kepada garis tebal

Ulang: Klik ganda untuk mengubahsuai + penyuntingan global. Perhatikan keadaan yang sepadan. Ubahsuai peraturan untuk menyesuaikan kepada lebar baris baru.

Q: Bagaimana untuk mengubahsuai saiz pad dalam pakej sirkuit terintegrasi? Bagaimana untuk menetapkannya jika ia diubahsuai secara global?

Duplikasi: pilih semua untuk penyuntingan global

Q: Bagaimana untuk mengubahsuai saiz pad dalam pakej sirkuit terintegrasi?

Kompleks: Ubahsuai saiz pad dalam pakej sirkuit terintegrasi dalam perpustakaan, seperti yang semua orang tahu, ia juga boleh diubahsuai pada papan PCB. (Buka pertama dalam ciri-ciri komponen). "

Soalan: Boleh sebahagian bahagian simbol komponen diubahsuai atau dipadam bila membuat PCB?

Kompleks: Buang kunci komponen dalam ciri-ciri komponen, anda boleh edit komponen dalam PCB, dan tidak akan mempengaruhi komponen dalam perpustakaan.

Soalan: pad adalah wayar tanah. Selepas tanah ditutup, bagaimana menetapkan lebar sambungan antara pad dan tanah

Kompleks: Tetapkan kaedah sambungan dengan pad sebelum membungkus tanah

Soalan: Mengapa 99se patut diubah ke format projek bila menyimpan?