Lapisan papan PCB sirkuit sirkuit frekuensi radio (RF) patut dilakukan berdasarkan pemahaman prinsip asas struktur papan sirkuit, kawat bekalan kuasa dan pendaratan. Artikel ini membincangkan prinsip asas yang relevan, dan menyediakan beberapa kawat kuasa praktik, terbukti, bypass kuasa dan teknik grounding, yang dapat meningkatkan penunjuk prestasi desain RF secara efektif. Mengingat bahawa isyarat spurious PLL dalam rancangan sebenar sangat sensitif kepada sambungan kuasa, pendaratan dan kedudukan unsur penapis, artikel ini fokus pada kaedah untuk menekan isyarat spurious PLL. Untuk memperlihatkan masalah, artikel ini menggunakan bentangan PCB bagi penerima MAX2827 802.11a/g sebagai rancangan rujukan.
Figur 1: Kabel Vcc dalam topologi bintang
Apabila merancang sirkuit RF, rancangan sirkuit bekalan kuasa dan bentangan papan sirkuit sering ditinggalkan selepas rancangan laluan isyarat frekuensi tinggi selesai. Untuk desain yang belum dipertimbangkan dengan berhati-hati, tenaga bekalan kuasa disekitar sirkuit cenderung kepada output dan bunyi yang salah, yang akan mempengaruhi lebih lanjut prestasi sirkuit RF. Penghapusan yang masuk akal lapisan PCB, penggunaan pemimpin topologi bintang Vcc, dan tambahan kondensator pemisahan yang sesuai ke pin Vcc akan membantu memperbaiki prestasi sistem dan mendapatkan indikator terbaik.
Prinsip asas kawat kuasa dan bypass
Tugasan lapisan PCB bijak adalah sesuai untuk mempermudahkan proses kawat berikutnya. Untuk PCB empat lapisan (papan sirkuit biasa digunakan dalam WLAN), dalam kebanyakan aplikasi, lapisan atas papan sirkuit digunakan untuk menempatkan komponen dan pemimpin RF, dan lapisan kedua digunakan sebagai sistem Ground, bahagian kuasa ditempatkan pada lapisan ketiga, dan mana-mana garis isyarat boleh disebarkan pada lapisan keempat. Bentangan pesawat tanah terus-menerus lapisan kedua diperlukan untuk menetapkan laluan isyarat RF dengan impedance kawal. Ia juga memudahkan loop tanah yang paling pendek mungkin, dan menyediakan darjah tinggi isolasi elektrik untuk lapisan pertama dan ketiga, menjadikan dua lapisan sambungan antara adalah minimal. Sudah tentu, kaedah definisi lapisan papan lain juga boleh digunakan (terutama apabila papan sirkuit mempunyai bilangan lapisan yang berbeza), tetapi struktur di atas adalah contoh yang terbukti berjaya.
Figure 2: Perubahan impedance kapasitor pada frekuensi berbeza
Kawasan besar lapisan kuasa boleh membuat wayar Vcc mudah, tetapi struktur ini sering menjadi fuse yang menyebabkan kerosakan prestasi sistem. Sambungan semua kuasa membawa bersama-sama pada pesawat yang lebih besar akan mengelakkan pin antara pin. Penghantaran bunyi. Sebaliknya, jika topologi bintang digunakan, sambungan antara pin bekalan kuasa yang berbeza akan dikurangi. Figure 1 menunjukkan skema wayar Vcc untuk sambungan bintang, yang diambil dari papan penilaian untuk penerima MAX2826 IEEE 802.11a/g. Dalam angka, nod Vcc utama ditetapkan, dari mana garis kuasa cabang berbeza dilukis untuk kuasa bekalan kepada pin kuasa RF IC. Setiap pin bekalan kuasa menggunakan petunjuk independen untuk menyediakan izolasi ruang antara pin, yang bermanfaat untuk mengurangi sambungan antara mereka. Selain itu, setiap petunjuk juga mempunyai induksi parasit tertentu, yang tepat apa yang kita mahu, dan ia membantu penapis bunyi frekuensi tinggi pada garis kuasa.
Apabila menggunakan pemimpin topologi bintang Vcc, ia juga perlu mengambil pemisahan kuasa yang sesuai, dan kondensator pemisahan mempunyai induksi parasit tertentu. Sebenarnya, kondensator sama dengan sirkuit RLC yang tersambung seri. Kapansiter bermain peran utama dalam band frekuensi rendah, tetapi pada frekuensi oscilasi bersemangat diri (SRF):
Selepas itu, impedance kondensator akan kelihatan induktif. Ia boleh dilihat bahawa kondensator hanya mempunyai kesan pemisahan apabila frekuensi dekat atau lebih rendah daripada SRF, dan kondensator menunjukkan resistensi rendah pada frekuensi ini. Figure 2 menunjukkan parameter S11 tipik dibawah nilai kapasitasi berbeza. Dari lengkung ini, anda boleh jelas melihat SRF. Ia juga boleh dilihat bahawa semakin besar kapasitasi, semakin baik prestasi pemisahan disediakan pada frekuensi yang lebih rendah (semakin besar impedance disediakan). rendah).
Lebih baik untuk menempatkan kondensator kapasitas besar, seperti 2.2μF, pada nod utama topologi bintang Vcc. Kondensator ini mempunyai SRF rendah, yang sangat berkesan untuk menghapuskan bunyi frekuensi rendah dan menetapkan tegangan DC yang stabil. Setiap pin kuasa IC memerlukan kondensator kapasitas rendah (seperti 10nF) untuk menapis bunyi frekuensi tinggi yang mungkin disambung ke garis kuasa. Untuk pin bekalan kuasa yang menyediakan kuasa ke sirkuit sensitif bunyi, dua kondensator bypass luar mungkin diperlukan. Contohnya: menggunakan kondensator 10pF secara paralel dengan kondensator 10nF untuk menyediakan bypass boleh menyediakan julat frekuensi yang lebih luas untuk menyahlekap dan cuba untuk menghapuskan pengaruh bunyi pada voltas bekalan kuasa. Setiap pin bekalan kuasa perlu diperiksa dengan hati-hati untuk menentukan berapa banyak kondensator pemisahan diperlukan dan di mana titik frekuensi sirkuit sebenar susah untuk gangguan bunyi.
Kombinasi teknologi pemisahan bekalan kuasa yang baik dengan bentangan PCB yang ketat dan pemimpin Vcc (topologi bintang) boleh meletakkan dasar yang kuat untuk mana-mana rancangan sistem RF. Walaupun ada faktor lain yang mengurangkan indikator prestasi sistem dalam rancangan sebenar, mempunyai bekalan kuasa "bebas bunyi" adalah unsur asas untuk optimasi prestasi sistem.
Mendarat dan melalui desain
Bentangan dan pemimpin lapisan tanah juga adalah kunci untuk desain papan sirkuit WLAN, mereka akan secara langsung mempengaruhi parameter parasit papan sirkuit, dan terdapat bahaya tersembunyi untuk mengurangi prestasi sistem. Tiada skema pendaratan unik dalam desain sirkuit RF. Ada beberapa cara untuk mencapai indikator prestasi yang memuaskan dalam rancangan. Pesawat tanah atau pemimpin boleh dibahagi ke tanah isyarat analog dan tanah isyarat digital, dan ia juga boleh mengisolasi sirkuit dengan penggunaan kuasa arus tinggi atau tinggi. Menurut pengalaman desain papan penilaian WLAN pada masa lalu, menggunakan pesawat tanah terpisah dalam papan empat lapisan boleh mencapai keputusan yang lebih baik. Dengan kaedah empirik ini, bahagian RF terpisah dari sirkuit lain dengan lapisan tanah, yang boleh menghindari gangguan salib antara isyarat. Seperti yang disebutkan di atas, lapisan kedua papan sirkuit biasanya digunakan sebagai pesawat tanah, dan lapisan pertama digunakan untuk menempatkan komponen dan pemimpin RF.
Figur 3: Model karakteristik elektrik vias.
Selepas pesawat tanah ditentukan, sangat penting untuk menyambungkan semua kawasan isyarat ke pesawat tanah dalam laluan yang paling pendek. Laluan biasanya digunakan untuk menyambungkan wayar tanah lapisan atas ke pesawat tanah. Perlu dicatat bahawa botol-botol adalah induktif. Gambar 3 menunjukkan model karakteristik elektrik yang tepat dari melalui, di mana Lvia adalah melalui induktan, dan Cvia adalah kapasitas parasit dari melalui pad PCB. Jika anda menggunakan teknologi layout tanah yang dibincangkan di sini, anda boleh abaikan kapasitasi parasit. Sebuah lubang dalam 1.6 mm dengan terbuka 0.2 mm mempunyai induktansi sekitar 0.75nH, dan reaktansi yang sama dalam band WLAN 2.5GHz/5.0GHz adalah sekitar 12Ω/24Ω. Oleh itu, tanah melalui tidak boleh menyediakan tanah sebenar untuk isyarat RF. Untuk reka papan sirkuit kualiti tinggi, sebanyak mungkin vial tanah patut disediakan dalam bahagian sirkuit RF, terutama untuk tanah terkena dalam pakej IC umum. Pad. Mendarat yang buruk juga akan menghasilkan radiasi yang berbahaya di bahagian depan penerima atau pemampat kuasa, mengurangkan pendapatan dan pengunjuk nombor bunyi. Ia juga perlu dicatat bahawa tentera miskin pad tanah boleh menyebabkan masalah yang sama. Selain itu, penggunaan kuasa penyampai kuasa juga memerlukan beberapa butang untuk disambung ke pesawat tanah.
Figur 4. Bentangan komponen penapis PLL menggunakan papan desain rujukan MAX2827 sebagai contoh.
Penapis bunyi sirkuit tahap lain dan menekan bunyi yang dijana secara setempat, dengan itu menghapuskan gangguan salib diantara tahap melalui garis kuasa, yang merupakan keuntungan pemisahan Vcc. Jika kondensator pemisah menggunakan tanah yang sama melalui, disebabkan kesan induktan antara melalui dan tanah, vias di titik sambungan ini akan membawa semua gangguan RF dari dua bekalan kuasa, yang tidak hanya kehilangan fungsi kondensator pemisah, tetapi juga menyediakan laluan lain untuk sambungan bunyi antar tahap dalam sistem.
Seperti yang anda lihat di bahagian terakhir artikel ini, penyelesaian PLL sentiasa menghadapi cabaran besar dalam rancangan sistem. Untuk mendapatkan ciri-ciri yang memuaskan, perlu mempunyai bentangan wayar tanah yang baik. Pada masa ini, semua PLL dan VCOs disimpan ke dalam cip dalam desain IC. Kebanyakan PLL menggunakan output pompa muatan semasa digital untuk mengawal VCO melalui penapis loop. Biasanya, penapis loop RC berturut-kedua atau berturut-tiga diperlukan untuk menapis arus denyut digital pompa muatan untuk mendapatkan voltaj kawalan analog. Dua kondensator dekat output pompa muatan mesti disambung secara langsung ke tanah sirkuit pompa muatan. Dengan cara ini, laluan tekanan semasa loop tanah boleh diasingkan, dan frekuensi sesat yang sepadan dalam LO boleh diminimumkan. Kondensator ketiga (untuk penapis tertib ketiga) patut disambung secara langsung ke tanah VCO untuk mencegah tenaga kawalan dari mengapung dengan arus digital. Jika prinsip-prinsip ini dilanggar, komponen yang teruk akan menjadi hasil.
Figur 4 menunjukkan contoh bentangan PCB. Terdapat banyak vial tanah di pad tanah, membolehkan setiap kapasitor pemisah Vcc mempunyai tanah terpisah sendiri melalui. Sirkuit dalam kotak adalah penapis loop PLL. Kondensator pertama disambung secara langsung ke GND_CP, kondensator kedua (dalam siri dengan R) diputar 180 darjah untuk kembali ke GND_CP yang sama, dan kondensator ketiga disambung ke GND_VCO. Skema grounding jenis ini boleh mendapatkan prestasi sistem yang lebih tinggi.
Tekan isyarat spurious PLL dengan kuasa dan tanah yang betul
Ia adalah titik sukar dalam proses desain untuk memenuhi keperluan sistem 802.11a/b/g untuk menghantar topeng spektrum. Indeks lineariti dan penggunaan kuasa mesti seimbang, dan margin tertentu mesti disimpan untuk memastikan ia memenuhi IEEE di bawah premis untuk menjaga kuasa penghantaran yang cukup. Dan peraturan FCC. Kuasa output biasa yang diperlukan oleh sistem IEEE 802.11g pada hujung antena ialah +15dBm, dan penyelesaian frekuensi ialah -28dBr apabila penyelesaian frekuensi ialah 20MHz. Nisbah penolakan kuasa (ACPR) saluran sebelah dalam band frekuensi adalah fungsi ciri-ciri linear peranti, yang betul untuk aplikasi khusus di bawah ruang tertentu. Jumlah besar kerja untuk optimumkan ciri-ciri ACPR dalam saluran trasmis dicapai dengan menyesuaikan bias Tx IC dan PA berdasarkan pengalaman, dan menyesuaikan rangkaian yang sepadan dari tahap input, tahap output dan tahap tengah PA.
Figur 5: Kesan menggunakan penapis loop.
Namun, tidak semua masalah yang menyebabkan ACPR ditakrif kepada ciri-ciri linear peranti. Contoh yang baik ialah: selepas siri pelarasan, penyampai kuasa dan pemacu PA (dua faktor yang memainkan peran utama dalam ACPR) ditetapkan. Karakteristik saluran bersebelahan penghantar WLAN masih tidak dapat mencapai indeks yang dijangka. Pada masa ini, patut dikatakan bahawa isyarat spurious dari oscillator setempat (LO) dalam loop fasa-kunci penghantar juga akan merusak prestasi ACPR. Isyarat spurious LO akan dicampur dengan isyarat band dasar modulasi, dan komponen campur akan amplifikasi sepanjang saluran isyarat yang dijangka. Kesan campuran ini hanya akan menyebabkan masalah bila komponen spurious PLL lebih tinggi daripada ambang tertentu. Apabila komponen spurious PLL berada di bawah ambang tertentu, ACPR akan kebanyakan diharamkan oleh nonlineariti PA. Apabila kuasa output Tx dan ciri-ciri topeng spektral "secara linear terbatas", kita perlu seimbang indeks linearitas dan kuasa output; jika ciri-ciri yang menggerunkan LO menjadi faktor utama yang mengendalikan prestasi ACPR, apa yang kita hadapi akan menjadi "menggerunkan "Dibatas", PA perlu dipahati pada titik operasi yang lebih tinggi di bawah POUT yang dinyatakan untuk mengurangkan kesannya pada ACPR, yang akan memakan lebih semasa dan mengatasi fleksibiliti desain.
Diskusi di atas menimbulkan soalan lain, iaitu, bagaimana untuk mengatasi komponen spurious PLL secara efektif dalam julat tertentu sehingga ia tidak mempengaruhi spektrum emisi. Setelah komponen spurious ditemui, penyelesaian pertama yang datang ke fikiran adalah untuk mengecilkan lebar bandwidth penapis loop PLL untuk mengurangkan amplitud isyarat spurious. Kaedah ini berkesan dalam kes yang jarang, tetapi ia mempunyai beberapa masalah potensi.
Figur 5 menunjukkan situasi hipotetik. Ia dianggap bahawa penyintesis bahagian-dengan-N dengan frekuensi relatif 20MHz digunakan dalam desain. Jika penapis loop adalah tertib kedua, frekuensi batasan ialah 200kHz, dan kadar gulungan biasanya 40dB/ Decade, penindasan 80dB boleh diperoleh pada frekuensi 20MHz. Jika komponen spurious rujukan ialah -40dBc (menganggap aras komponen modulasi berbahaya boleh disebabkan), mekanisme untuk menghasilkan spurious boleh melebihi julat penapis loop (jika ia dijana sebelum penapis, amplitudnya mungkin sangat besar). Pemampatan lebar banding penapis loop tidak akan meningkatkan ciri-ciri spurious, tetapi akan meningkatkan masa kunci PLL, yang akan mempunyai kesan negatif yang signifikan pada sistem.
Pengalaman telah membuktikan bahawa cara yang paling efektif untuk menekan spur PLL seharusnya mendarat yang masuk akal, bentangan bekalan kuasa dan teknologi penyahpautan. Prinsip kawat yang dibincangkan dalam artikel ini adalah rancangan yang baik mula untuk mengurangi komponen hilang PLL. Mengingat bahawa ada perubahan besar semasa dalam pompa muatan, ia sangat diperlukan untuk mengadopsi topologi bintang. Jika tidak cukup pengasingan, bunyi yang dijana oleh denyut semasa akan disambung dengan bekalan kuasa VCO dan mengubahsuai frekuensi VCO, yang biasanya dipanggil "traksi VCO". Ukuran seperti pemisahan fizikal antara garis kuasa dan pemasangan kondensator untuk setiap pin Vcc, kedudukan yang masuk akal vias grounding, dan perkenalan komponen ferrit siri (sebagai pilihan terakhir) boleh meningkatkan pengasingan. Ukuran di atas tidak perlu digunakan dalam setiap desain. Penggunaan sesuai setiap kaedah akan mengurangi amplitud yang menggerunkan.
Figur 6 menyediakan keputusan skema pemisahan bekalan kuasa VCO yang tidak masuk akal. Pemasangan bekalan kuasa menunjukkan bahawa ia adalah kesan penukaran pompa muatan yang menyebabkan gangguan kuat pada garis kuasa. Untungnya, gangguan kuat ini boleh ditahan secara efektif dengan menambah kondensator bypass. Selain itu, jika kawat bekalan kuasa tidak masuk akal, contohnya, pemimpin kuasa VCO ditempatkan tepat di bawah bekalan kuasa pompa muatan, bunyi yang sama boleh dilihat pada bekalan kuasa VCO, dan isyarat yang dijana cukup untuk mempengaruhi ciri-ciri ACPR, walaupun penyahpautan berkuasa, ujian Hasil tidak akan berkembang. Dalam kes ini, diperlukan untuk memeriksa kawat PCB dan mengatur semula pemimpin bekalan kuasa VCO, yang secara efektif akan meningkatkan ciri-ciri tersesat dan memenuhi spesifikasi yang diperlukan oleh spesifikasi.
Figure 6: Keputusan ujian VCC_VCO tidak masuk akal