Teknik PCB - Panduan Design PCB Kelajuan TinggiNine: Bagaimana untuk menguasai ciri-ciri pakej IC

Letakkan kondensator penyahpautan secara langsung dalam pakej IC boleh mengawal EMI secara efektif dan meningkatkan integriti isyarat. Artikel ini bermula dengan pakej dalaman IC, menganalisis sumber EMI dan peran pakej IC dalam kawalan EMI, dan kemudian melaporkan 11 peraturan kawalan EMI yang berkesan, termasuk pemilihan pakej, pertimbangan struktur pin, pemacu output dan kaedah desain kapasitor penyahpautan, dll. - membantu jurutera merancang memilih cip sirkuit terpasang yang paling sesuai dalam rancangan baru untuk mencapai prestasi penindasan EMI yang terbaik. Teknologi kawalan EMI aras sistem yang wujud termasuk:

(1) Sirkuit ditutup dalam kotak Faraday (catat bahawa pakej mekanik yang mengandungi sirkuit patut ditutup) untuk mencapai perisai EMI;

(2) Teknologi penapisan dan penahanan diterima pada papan sirkuit atau port I/O sistem untuk mencapai kawalan EMI;

(3) Melindungi secara ketat medan elektrik dan medan magnetik sirkuit semasa, atau menerima teknik desain yang sesuai pada papan sirkuit untuk mengawal secara ketat kapasitas dan induktan jejak PCB dan lapisan papan sirkuit (self-shielding), dengan itu meningkatkan prestasi EMI.

Kawalan EMI biasanya memerlukan kombinasi teknologi yang disebut di atas. Secara umum, semakin dekat dengan sumber EMI, semakin kecil kos yang diperlukan untuk mencapai kawalan EMI. Chip sirkuit terpasang pada PCB adalah sumber tenaga yang paling penting dari EMI. Oleh itu, jika anda boleh memahami ciri-ciri dalaman cip sirkuit terintegrasi dalam kedalaman, anda boleh mudahkan kawalan EMI dalam PCB dan desain aras sistem.

Rangkaian papan PCB dan rangkaian sistem biasanya percaya bahawa sumber EMI yang mereka boleh capai adalah PCB. Jelas sekali, pada tahap rancangan PCB, banyak kerja boleh dilakukan untuk memperbaiki EMI. Namun, apabila mempertimbangkan kawalan EMI, jurutera rancangan pertama perlu mempertimbangkan pilihan cip IC. Ciri-ciri tertentu sirkuit terintegrasi, seperti jenis pakej, ketegangan bias, dan teknologi proses cip (seperti CMOS, ECL, TTL), dll., mempunyai pengaruh besar pada gangguan elektromagnetik. Artikel ini akan fokus pada isu-isu ini dan membincangkan kesan IC pada kawalan EMI.

1. Sumber EMI

Semasa penggantian sirkuit integrasi digital dari logik tinggi ke logik rendah atau dari logik rendah ke logik tinggi, frekuensi isyarat gelombang kuasa dua yang dijana pada output bukanlah satu-satunya komponen frekuensi yang menyebabkan EMI. Gelombang kuasa dua mengandungi komponen harmonik sinusoidal dengan julat frekuensi lebar, dan komponen harmonik sinusoidal ini membentuk komponen frekuensi EMI yang diingini. Frekuensi EMI tertinggi juga dipanggil lebar band emisi EMI, dan ia adalah fungsi masa naik isyarat daripada frekuensi isyarat. Formula untuk menghitung lebar banding emisi EMI ialah: F=0.35/Tr

Di antara mereka: F adalah frekuensi dalam GHz; Tr ialah masa naik isyarat atau masa jatuh dalam ns (nanosesaat).

Ia tidak sukar untuk melihat dari formula di atas bahawa jika frekuensi tukar litar adalah 50MHz, dan masa naik cip litar terintegrasi yang digunakan adalah 1ns, maka frekuensi emisi EMI tertinggi litar akan mencapai 350MHz, yang jauh lebih besar daripada frekuensi tukar litar. Dan jika masa naik IC ialah 500ps, maka frekuensi emisi EMI tertinggi sirkuit akan menjadi 700 MHz. Seperti yang kita semua tahu, setiap nilai tekanan dalam sirkuit sepadan dengan arus tertentu, dan juga setiap arus mempunyai tekanan yang sepadan. Apabila output IC berubah dari logik yang tinggi ke logik yang rendah atau logik yang rendah ke logik yang tinggi, voltas isyarat dan arus isyarat ini akan menghasilkan medan elektrik dan magnetik, dan frekuensi tertinggi medan elektrik dan magnetik ini adalah lebar jangkauan emisi. Kekuatan medan elektrik dan magnetik dan peratus radiasi luar bukanlah hanya fungsi masa naik isyarat, tetapi juga bergantung pada kawalan kapasitasi dan induktan pada laluan isyarat antara sumber isyarat dan titik muatan. Di sini, sumber isyarat ditemui pada PCB IC berada di dalam papan, dan muatan berada di dalam ICs lain. ICs ini mungkin atau tidak berada di PCB. Untuk mengawal EMI secara efektif, tidak hanya perlu memperhatikan kapasitas dan induktansi cip IC sendiri, tetapi juga kapasitas dan induktansi yang wujud pada PCB.

Apabila sambungan antara tekanan isyarat dan loop isyarat tidak ketat, kapasitas sirkuit akan berkurang, jadi kesan penghalang pada medan elektrik akan lemah, dengan itu meningkatkan EMI; semasa dalam sirkuit juga mempunyai situasi yang sama, jika sambungan miskin semasa antara laluan kembalian yang sama akan jelas meningkatkan induktan pada loop, dengan itu meningkatkan medan magnetik, dan akhirnya menyebabkan meningkatkan EMI. Dengan kata lain, kawalan buruk medan listrik biasanya mengakibatkan penindasan buruk medan magnetik. Ukuran yang digunakan untuk mengawal medan elektromagnetik dalam papan sirkuit secara umum sama dengan ukuran yang digunakan untuk menekan medan elektromagnetik dalam pakej IC. Seperti dalam kes rancangan PCB, rancangan pakej IC akan mempengaruhi besar EMI.

Sebahagian besar radiasi elektromagnetik dalam sirkuit disebabkan oleh penerbangan tekanan dalam bas kuasa. Apabila tahap output IC melompat dan memandu garis PCB tersambung ke logik "tinggi", cip IC akan menyerap semasa dari bekalan kuasa dan menyediakan tenaga yang diperlukan oleh tahap output. Untuk semasa frekuensi ultra-tinggi yang dijana oleh konversi terus menerus IC, bas kuasa bermula dari rangkaian penyahpautan pada PCB dan berakhir pada tahap output IC. Jika masa meningkat isyarat tahap output ialah 1.0ns, maka IC mesti lukiskan arus yang cukup dari bekalan kuasa untuk memandu garis penghantaran pada PCB dalam masa singkat 1.0ns. Tengah yang berlangsung pada bas kuasa bergantung pada induktan dalam laluan bas kuasa, semasa diserap, dan masa transit semasa. Tempoh tekanan ditakrif dengan formula berikut: V=Ldi/dt,

Di antara mereka: L adalah nilai induktan pada laluan penghantaran semasa; di mewakili perubahan semasa dalam selang masa naik isyarat; dt mewakili masa penghantaran semasa (masa naik isyarat).

Oleh kerana pin IC dan litar dalaman adalah sebahagian dari bas kuasa, dan masa naik arus yang diserap dan isyarat output bergantung ke suatu kadar tertentu pada teknologi proses IC, formula di atas boleh dikawal ke suatu kadar besar dengan memilih IC yang sesuai. Semua tiga elemen disebut dalam.

2. Peran pakej IC dalam kawalan gangguan elektromagnetik

Pakej IC biasanya termasuk: cip berasaskan silikon, PCB dalaman kecil, dan pads. Cip berdasarkan silikon diletak pad a PCB kecil, dan sambungan antara cip berdasarkan silikon dan pad diselesaikan melalui wayar ikatan, dan sambungan langsung juga boleh diselesaikan dalam beberapa pakej. PCB kecil menyadari sambungan antara isyarat dan bekalan kuasa pada cip berdasarkan silikon dan pin yang sepadan pada pakej IC, dengan itu menyadari sambungan luaran bagi nod bekalan kuasa dan isyarat pada cip berdasarkan silikon. Laluan penghantaran kuasa dan isyarat yang menembus IC termasuk: cip berasaskan silikon, sambungan dengan PCB kecil, jejak PCB, dan pin input dan output pakej IC. Kawalan kapasitasi dan induktansi (yang sepadan dengan medan elektrik dan medan magnetik) bergantung pada rancangan seluruh laluan transmisi. Ciri-ciri desain tertentu akan mempengaruhi secara langsung kapasitasi dan induktansi seluruh pakej cip IC.

Pertama lihat sambungan antara cip berdasarkan silikon dan papan sirkuit kecil dalaman. Banyak cip IC menggunakan wayar ikatan untuk menyadari sambungan antara cip berdasarkan silikon dan papan sirkuit kecil dalaman, yang merupakan wayar terbang yang sangat tipis antara cip berdasarkan silikon dan papan sirkuit kecil dalaman. Teknologi ini digunakan secara luas kerana koeficien pengembangan panas (CTE) cip berdasarkan silikon dan papan sirkuit kecil dalaman adalah sama. Chip itu sendiri adalah peranti berdasarkan silikon, dan koeficien pengembangan panasnya sangat berbeza dari bahan PCB biasa (seperti resin epoksi). Jika titik sambungan elektrik cip berasaskan silikon ditetapkan secara langsung pada PCB kecil dalaman, kemudian selepas jangka masa yang relatif pendek, suhu dalaman pakej IC akan menyebabkan pengembangan dan kontraksi panas, dan sambungan dengan cara ini akan gagal disebabkan pecahan. Kabel ikatan adalah kaedah utama yang menyesuaikan kepada persekitaran istimewa ini. Ia boleh menahan banyak bengkok dan deformasi dan tidak mudah untuk dihancurkan.

Masalah dengan menggunakan wayar ikatan ialah peningkatan dalam kawasan loop semasa setiap isyarat atau garis kuasa akan menyebabkan nilai induktan meningkat. Rancangan yang baik untuk mendapatkan nilai induktan yang lebih rendah adalah untuk mencapai sambungan langsung antara cip berasaskan silikon dan PCB dalaman, iaitu, titik sambungan cip berasaskan silikon dihubungkan langsung ke pad PCB. Ini memerlukan penggunaan bahan asas papan PCB istimewa, yang seharusnya mempunyai CTE yang sangat rendah. Pilihan bahan ini akan menyebabkan peningkatan biaya keseluruhan cip IC. Oleh itu, cip yang menggunakan teknologi proses ini tidak biasa, tetapi selama IC yang menyambung secara langsung cip berdasarkan silikon dengan PCB pembawa wujud dan boleh dilakukan dalam skema desain, maka menggunakan peranti IC seperti itu adalah pilihan yang lebih baik.

Secara umum, dalam rancangan pakej IC, mengurangi induktansi dan meningkatkan kapasitas antara isyarat dan litar yang sepadan atau antara bekalan kuasa dan tanah adalah pilihan pertama untuk proses memilih cip litar terintegrasi. Contohnya, teknologi lekapan permukaan lapisan kecil patut dibandingkan dengan teknologi lekapan permukaan lapisan lapisan besar. Cip IC yang dikemaskan dengan teknologi lekap permukaan pitch kecil patut dipilih dahulu, dan dua jenis pakej teknologi lekap permukaan ini cip IC lebih baik daripada melalui pakej jenis lead. Cip IC pakej BGA mempunyai induktansi lead paling rendah dibandingkan dengan mana-mana jenis pakej yang biasa digunakan. Dari sudut pandangan kapasitasi dan kawalan induktansi, pakej kecil dan tempat yang lebih baik biasanya mewakili prestasi yang lebih baik.

Ciri-ciri penting bagi desain struktur utama adalah alokasi pin. Oleh kerana nilai induktansi dan kapasitasi bergantung pada kedekatan isyarat atau bekalan kuasa ke laluan kembali, laluan kembalian yang cukup mesti dianggap.

Pin kuasa dan tanah sepatutnya dijalokkan dalam pasangan, dan setiap pin kuasa sepatutnya mempunyai pin tanah yang sepadan bersebelahan satu sama lain, dan beberapa pin kuasa dan tanah sepatutnya dijalokkan dalam struktur utama ini. Kedua-dua ciri-ciri ini akan mengurangkan kelajuan loop antara bekalan kuasa dan tanah, dan membantu mengurangkan transisi tekanan pada bas kuasa, dengan itu mengurangkan EMI. Sebab sebab biasa, banyak cip IC di pasar sekarang tidak sepenuhnya mengikut peraturan desain di atas. Namun, perancang IC dan pembuat mempunyai pemahaman yang mendalam tentang keuntungan kaedah reka ini, jadi pembuat IC lebih cenderung untuk merancang dan melepaskan cip IC baru. Perhatikan sambungan kuasa.

Idealnya, tugaskan pin kembali isyarat bersebelahan (seperti pin tanah) kepada setiap pin isyarat. Situasi sebenarnya bukanlah kes ini, walaupun penghasil IC paling avangard tidak menjadikan pin cip IC dengan cara ini, tetapi mengadopsi kaedah kompromi lain. Dalam pakej BGA, kaedah reka yang berkesan adalah untuk menetapkan pin kembali isyarat di tengah setiap kumpulan 8 pin isyarat. Dalam pengaturan pin ini, setiap isyarat antara setiap isyarat dan laluan semula isyarat. Perbezaannya hanya satu pin. Untuk pakej flat quad (QFP) atau ICs jenis sayap gull lain, ia tidak realistik untuk meletakkan laluan kembali isyarat di tengah kumpulan isyarat. Walaupun begitu, perlu memastikan setiap 4 hingga 6 Letakkan pin semula bagi setiap pin. Perlu dicatat bahawa teknologi proses IC yang berbeza boleh menggunakan voltaj semula isyarat yang berbeza. Beberapa ICs menggunakan pin tanah (seperti peranti TTL) sebagai laluan semula isyarat, sementara beberapa ICs menggunakan pin kuasa (seperti kebanyakan peranti ECL)