Teknik PCB - Penjelasan teknologi ujian berdasarkan rancangan sambungan PCB kelajuan tinggi

Teknologi rancangan PCBinterconnection termasuk ujian, simulasi dan berbagai-bagai standar berkaitan, diantara mana ujian adalah kaedah dan cara untuk mengesahkan keputusan berbagai-bagai analisis simulasi. Kaedah ujian dan kaedah yang hebat diperlukan untuk memastikan desain dan analisis sambungan PCB. Untuk ujian bentuk gelombang isyarat tradisional, kepentingan utama ialah panjang sonde yang membawa untuk mengelakkan Pigtail daripada memperkenalkan bunyi yang tidak diperlukan. Artikel ini terutama membincangkan aplikasi baru dan pembangunan teknologi ujian sambungan.

Dalam tahun-tahun terakhir, kerana kadar isyarat terus meningkat, objek ujian telah berubah secara signifikan. Ia tidak lagi terbatas kepada bentuk gelombang isyarat ujian oscilloscope tradisional. Bunyi tanah kuasa, bunyi penyukaran sinkronik (SSN), dan jitter (Jitter) telah secara perlahan-lahan menjadi fokus enjin rancangan sambungan PCB, beberapa alat dalam medan RF telah dilaksanakan pada rancangan sambungan PCB. Instrumen ujian yang biasa digunakan dalam rancangan sambungan PCB termasuk analisis spektrum, analisis rangkaian, osciloskop, dan pelbagai sond dan perangkat yang digunakan oleh instrumen ini. Untuk menyesuaikan dengan kadar isyarat yang semakin meningkat, penggunaan alat ujian ini telah mengalami perubahan yang signifikan . Artikel ini menggunakan alat ujian ini sebagai alat, dan terutamanya memperkenalkan pembangunan rancangan sambungan PCB dan teknologi ujian dalam tahun-tahun terakhir dari aspek berikut.

1. Kaedah kalibrasi untuk ujian

2. Kaedah pemodelan komponen pasif

3. Ujian integriti kuasa

4. Kaedah ujian jitter isyarat jam

Pada akhir artikel, perkenalan singkat kepada pembangunan teknologi ujian masa depan akan diberikan bersama dengan persidangan DesignCon2005 yang baru selesai.

Kaedah kalibrasi

diantara tiga alat ujian yang biasa digunakan, kaedah kalibrasi penganalisa rangkaian adalah yang paling ketat, diikuti oleh penganalisa spektrum, dan kaedah kalibrasi oscilloscope adalah yang paling mudah. Oleh itu, kita terutama membincangkan kaedah kalibrasi penganalisis rangkaian di sini. Terdapat tiga kaedah kalibrasi yang biasa digunakan untuk analisis rangkaian, Thru, TRL dan SOLT.

Ada tiga cara, Thru, TRL dan SOLT

Intian Thru adalah normalisasi. Semasa kalibrasi, penganalisis rangkaian merakam hasil ujian pemasangan (S21_C). Dalam ujian sebenar, hasil ujian (S21_M) dibahagi secara langsung dengan S21_C untuk mendapatkan hasil ujian DUT (S21_A) . Pengkalibrasi Thru mengabaikan refleksi disebabkan oleh ketidakpadanan dalam pemasangan ujian dan sambungan elektromagnetik dalam ruang, jadi ia mempunyai ketepatan kalibrasi paling rendah. Kaedah kalibrasi ini boleh digunakan bila hanya S21 diuji dan akurasi ujian tidak tinggi.

Dalam struktur bukan-Koaksial seperti PCB, kadang-kadang perlu menguji ciri-ciri jejak, vias, dan konektor. Dalam kes ini, penyedia alat ujian tidak menyediakan bahagian kalibrasi piawai, dan sukar bagi penguji untuk membuat bahagian kalibrasi yang baik seperti sirkuit terbuka, sirkuit pendek, dan muatan yang sepadan di port kalibrasi ujian. Oleh itu, kalibrasi SOLT tradisional tidak boleh dilakukan. Keuntungan menggunakan kalibrasi TRL adalah bahawa tiada bahagian kalibrasi piawai diperlukan, dan port kalibrasi ujian boleh dilangkah ke kedudukan yang diperlukan. Pada masa ini, kalibrasi TRL telah digunakan secara luas dalam ujian struktur PCB.

SOLT biasanya dianggap sebagai kaedah kalibrasi piawai. Terdapat 12 parameter ralat kalibrasi dalam model kalibrasi. Ralat berbeza dikalibrasi dengan menggunakan sirkuit pendek, sirkuit terbuka, muatan, dan melalui-laluan. Kerana penyedia peralatan ujian biasanya hanya menyediakan bahagian kalibrasi Coaxial, kaedah kalibrasi SOLT tidak boleh digunakan dalam struktur bukan-Coaxial.

Kaedah kalibrasi di atas tiga boleh dianalisis secara terperinci dengan menggunakan diagram aliran isyarat, di mana setiap parameter ralat mempunyai parameter yang sepadan dalam diagram aliran isyarat. Melalui diagram aliran isyarat, anda boleh memahami dengan jelas sensitiviti ralat bagi pelbagai kaedah kalibrasi, dan dengan itu memahami julat ralat ujian sebenar. Titik yang perlu ditangkap di sini ialah bahawa walaupun dengan kaedah kalibrasi SOLT piawai, lima parameter ralat diabaikan dalam model kalibrasi. Dalam keadaan normal, lima parameter ralat ini tidak akan mempengaruhi ketepatan kalibrasi. Bagaimanapun, jika anda tidak memperhatikan rancangan pemasangan kalibrasi semasa digunakan, ia akan menjadi mustahil untuk kalibrasi.

Penganalisis spektrum menyediakan sumber piawai untuk kalibrasi. Apabila mengkalibrasi, anda hanya perlu sambung sumber piawai dalaman ke port input melalui pemasangan ujian. Masa kalibrasi sekitar 10 minit. Kalibrasi oscilloscope lebih mudah. Sambungkan sonde ke sumber piawai dalaman dan sahkan. Kalibrasi mengambil kira-kira 1 minit.

Ujian komponen pasif dan pemodelan

Dengan peningkatan terus menerus kadar isyarat, peran peranti pasif dalam pautan isyarat semakin penting. Ketepatan analisis simulasi prestasi sistem sering ditentukan oleh ketepatan model peranti pasif. Oleh itu, ujian dan pemodelan komponen pasif telah secara perlahan-lahan menjadi bahagian penting rancangan sambungan PCB dari pelbagai penyedia peralatan. Komponen pasif biasa digunakan adalah sebagai berikut:

1. Sambungan

2. jejak PCB dan vias

3. kapasitas

4. Induktensi (kacang magnetik)

Dalam rancangan integriti isyarat kelajuan tinggi, sambungan mempunyai kesan terbesar pada pautan isyarat. Untuk sambungan kelajuan tinggi yang sering digunakan, latihan biasa adalah untuk membuat pemasangan kalibrasi menurut kaedah kalibrasi TRL, dan melakukan model ujian pada sambungan untuk analisis simulasi. Kaedah pemodelan ujian jejak PCB dan butang serupa dengan kaedah sambungan. Kalibrasi TRL juga digunakan untuk memindahkan port ujian ke posisi yang diinginkan, dan kemudian uji model.

Model kapasitasi mempunyai aplikasi dalam analisis integriti isyarat, dan yang lebih penting, ia digunakan dalam analisis integriti kuasa. Instrumen pemodelan kapasitas yang biasa digunakan dalam industri adalah analisis impedance dan analisis rangkaian, yang sesuai untuk band frekuensi yang berbeza. Penganalis kemampuan sesuai untuk band frekuensi rendah, dan penganalis rangkaian sesuai untuk band frekuensi tinggi. Jika analisis rangkaian digunakan untuk ujian integriti kuasa dalam ujian sebenar, ia dicadangkan untuk menggunakan analisis rangkaian dalam band frekuensi penuh pemodelan kapasitas untuk memastikan konsistensi pemodelan dan aplikasi. Kerana pengendalian kondensator kecil, mod selari biasanya digunakan bila memmodelkan dengan penganalisa rangkaian. Pada masa ini, masalah yang belum diselesaikan dalam pemodelan kondensator dalam industri adalah bagaimana untuk menghapuskan sambungan antara pemasangan dan kondensator, untuk mengurangkan pengaruh pemasangan pada hasil pemodelan.

Dalam rancangan bekalan kuasa tradisional, induktor (kacang magnetik) sering digunakan untuk mengisolasi bekalan kuasa untuk mengurangi gangguan bunyi. Dalam rancangan sebenar, induktan izolasi (kacang magnetik) sering dibuang, dan bunyi bekalan kuasa dikurangi. Ini kerana induktor (kacang magnetik) resona dengan komponen penapis lain. Untuk menghindari situasi ini, perlu memmodelkan dan simulasikan induktansi (kacang magnetik) untuk menghindari resonansi. Kaedah pemodelan induktansi yang biasa digunakan dalam industri juga menggunakan analisis rangkaian. Kaedah khusus sama dengan pemodelan kapasitasi. Perbezaan ialah induktor (kacang magnetik) dipodelkan dalam siri dan kondensator dipodelkan secara selari.

Modelan beberapa komponen pasif di atas terutama digunakan dalam integriti isyarat dan integriti kuasa. Dalam tahun-tahun terakhir, analisis simulasi EMI secara perlahan-lahan berkembang, dan model ujian komponen pasif EMI secara perlahan-lahan menjadi rancangan persamaan PCB. Fokus. Figure 1 menunjukkan lengkung impedance kondensator.

ujian integriti kuasa

Ketika kuasa cip terus meningkat dan tekanan operasi terus menurun, bunyi bekalan kuasa secara perlahan-lahan menjadi objek bimbang dalam rancangan sambungan PCB. Dari perspektif objek ujian, ujian integriti kuasa boleh dibahagi menjadi dua langkah, ujian karakteristik sistem kuasa dan ujian bunyi tanah kuasa. Yang pertama adalah untuk menguji prestasi bahagian bekalan kuasa sistem (ujian pasif), dan yang kedua adalah untuk menguji secara langsung bunyi tanah kuasa apabila sistem berfungsi (ujian aktif). Bunyi penyukaran sinkronik juga boleh diklasifikasikan sebagai bunyi tanah kuasa.

Apabila menguji prestasi sistem kuasa, penganalisis rangkaian biasanya digunakan, dan objek ujian adalah Impedance-Self dan Transfer-Impedance sistem kuasa. Secara umum, impedance sistem kuasa jauh lebih kecil daripada impedance sistem penganalisa rangkaian (50 ohms), jadi anda hanya perlu melakukan melalui kalibrasi semasa ujian. Impedasi sistem kuasa boleh dicapai dengan menggunakan formula S21=Z/25. Figure 2 menunjukkan ciri-ciri penghalang bekalan kuasa papan tunggal.

Anda boleh guna penganalisis spektrum dan oscilloscope untuk menguji bunyi bekalan kuasa. Port input penganalisis spektrum tidak boleh disambung ke komponen DC. Oleh itu, apabila menguji bunyi bekalan kuasa, anda mesti sambung pengblokan DC dalam siri dalam pembetulan ujian. Impedansi input bagi penganalisa spektrum adalah 50 ohms, dan impedance rangkaian tanah kuasa secara umum dalam aras miliohm, jadi pembentuk ujian tidak akan mempengaruhi sistem yang sedang diuji. Impedansi input bagi osciloskop berubah dengan tetapan yang berbeza. Ambil Tektronix TDS784 sebagai contoh, frekuensi batasan frekuensi rendah perubahan dengan mod sambungan dan impedance sistem.

Kaedah yang diterangkan di atas semua menguji bunyi kuasa tanah pada papan tunggal, dan apa yang benar-benar mempengaruhi kerja cip adalah bunyi kuasa tanah dalam cip. Pada masa ini, perlu menggunakan ujian bunyi penyukaran sinkronik untuk menentukan bunyi tanah kuasa dalam cip. Anggap cip mempunyai port IO N, membuat salah satu daripada mereka kekal statik, dan N-1 yang lain dikembalikan pada masa yang sama, untuk menguji bentuk gelombang isyarat pada rangkaian statik, iaitu, bunyi penukaran sinkronik. Bunyi penyukaran sinkronik termasuk kuasa dan bunyi tanah dan percakapan salib antara isyarat berbeza dalam pakej. Tidak ada cara untuk membezakan kedua-dua.

Ujian pengganggu isyarat jam

Dalam beberapa produk berakhir tinggi, kegelisahan telah secara perlahan-lahan menjadi indikator penting yang mempengaruhi prestasi produk. Ini hanyalah perkenalan singkat tentang bagaimana menggunakan penganalisis spektrum untuk menguji saraf isyarat jam dan lokasi masalah. Ujian gelisah isyarat data tidak terlibat untuk masa ini.

Dalam kebanyakan sistem, jam dijana oleh oscilator kristal atau loop terkunci fasa. Ujian gelisah isyarat jam adalah relatif mudah, tiada peralatan ujian akhir tinggi diperlukan, dan penganalisis spektrum umum boleh digunakan untuk mencari masalah. Spektrum isyarat jam ideal adalah spektrum diskret bersih, dengan hanya komponen pada darab frekuensi jam. Jika isyarat jam gelisah, lob sisi akan muncul berhampiran pembilang ini, dan gelisah adalah proporsional kepada kuasa lob sisi ini.

Kaedah khusus untuk menggunakan penganalisis spektrum untuk menguji gelisah jam adalah untuk mencari titik boleh diuji pada pautan isyarat jam, sambung isyarat ke penganalisis spektrum melalui pengendalian DC, dan perhatikan hasil ujian. Kerana pemasangan ujian adalah sistem linear, tidak perlu bimbang tentang menghasilkan komponen spektral baru. Seperti yang disebutkan tadi, jam semua dijana oleh oscilator kristal atau gelung terkunci fasa. Dalam kes ini, alasan penting untuk memperkenalkan kegelisahan jam adalah bunyi bekalan kuasa bagi oscilator kristal atau gelung terkunci fasa. Bunyi bekalan kuasa bagi oscilator kristal atau loop terkunci-fasa yang diperoleh dengan kaedah yang diterangkan di atas dibandingkan dengan lob sisi dalam spektrum jam, dan penyebab gelisah jam pada dasarnya boleh ditentukan. Penyelesaian untuk masalah adalah untuk mendesain semula sirkuit penapis bagi oscilator kristal atau loop terkunci-fasa mengikut lob sisi spektrum jam. Secara umum, masalah ini boleh diselesaikan dengan pemilihan yang masuk akal kondensator penapis.

Arah teknikal DesignCon2005

DesignCon adalah persidangan pertama dalam bidang teknologi sambungan setiap tahun. Dalam DesignCon2005 tahun ini, terdapat kebanyakan perkembangan teknologi berikut pada persidangan tahunan:

1. Ada banyak aplikasi dalam industri untuk simulasi dan ujian integriti kuasa murni, dan ia bukan lagi titik yang sukar dalam kerja analisis.

2. Modelan kapasitas dan induktansi (kacang magnetik) telah dipromosikan dalam industri, dan kaedahnya telah relatif lengkap.

3. Fokus desain sambungan PCB telah berubah ke pakej, dan analisis aras papan telah menjadi lebih dewasa. Simulasi dan ujian bunyi bertukar bersamaan telah secara perlahan-lahan menjadi masalah dalam industri.

4. Kaedah ujian Jitter dan piawai telah secara perlahan-lahan menjadi kepentingan industri. Pada persidangan, banyak penyedia peralatan ujian meluncurkan penganalisis kecemasan mereka sendiri.

Ringkasan

Artikel ini memperkenalkan objek ujian semasa dan kaedah ujian dalam medan desain PCBinterconnection. Bila kadar isyarat terus meningkat, beberapa kandungan ujian baru secara perlahan-lahan muncul, termasuk bekalan kuasa dan bunyi tanah, pemodelan peranti pasif, gelisah, dan sebagainya. Penulis mencadangkan kaedah ujian untuk kandungan ujian baru ini berdasarkan pengalaman kerjanya sendiri. Dalam ujian bentuk gelombang isyarat tradisional, pertimbangan utama patut ialah mengurangi panjang wayar tanah untuk menghindari sambungan Pigtail ke bunyi dan mengurangi ketepatan ujian. Dalam rancangan sambungan PCB masa depan, disebabkan peningkatan frekuensi operasi isyarat, fokus kerja akan bergerak ke pakej cip, dan teknik ujian dan pemodelan berkaitan akan menjadi fokus kerja.