Teknik PCB - Pengenalan ke langkah spesifikasi desain EMI PCB

Langkah spesifikasi rekaan EMI PCB

1. Pemprosesan kuasa IC

1.1) Pastikan setiap PIN kuasa IC mempunyai kondensator pemisahan 0.1UF. Untuk BGA CHIP, terdapat 8 kondensator 0.1UF dan 0.01UF di empat sudut BGA. Perhatikan istimewa pada tambahan kondensator penapis, seperti VTT, untuk bekalan kuasa jejak. Ini tidak hanya mempunyai kesan pada kestabilan, tetapi juga mempunyai kesan besar pada EMI.

2 Pengurusan baris jam

2.1) Disarankan untuk menjalankan baris jam dahulu.

2.2) Untuk garis jam dengan frekuensi yang lebih besar atau sama dengan 66M, bilangan vial per garis tidak boleh melebihi 2, dan rata-rata tidak boleh melebihi 1.5.

2.3) Untuk garis jam dengan frekuensi kurang dari 66M, bilangan butang per garis tidak boleh melebihi 3, dan rata-rata tidak boleh melebihi 2.5

2.4) Untuk garis jam yang lebih panjang dari 12 inci, jika frekuensi lebih besar dari 20M, bilangan botol tidak sepatutnya melebihi 2.

2.5) Jika garis jam mempunyai lubang melalui, tambah kondensator bypass diantara lapisan kedua (lapisan tanah) dan lapisan ketiga (lapisan kuasa) pada kedudukan sebelah lubang melalui untuk memastikan lapisan rujukan berubah selepas baris jam berubah. Gelung semasa frekuensi tinggi (lapisan bersebelahan) berterusan. Lapisan kuasa di mana kondensator bypass ditempatkan mesti adalah lapisan kuasa melalui yang melalui melalui melalui, dan menjadi sebanyak mungkin dengan melalui. Jarak maksimum antara kondensator bypass dan melalui tidak sepatutnya melebihi 300MIL.

2.6) Secara prinsip, semua garis jam tidak boleh melewati pulau. Ini empat skenario untuk menyeberangi pulau.

2.6.1) Kepulauan salib muncul antara pulau kuasa dan pulau kuasa. Pada masa ini, garis jam dijalurkan di belakang lapisan keempat, lapisan ketiga (lapisan kuasa) mempunyai dua pulau kuasa, dan lapisan keempat mesti menyeberangi kedua pulau ini.

2.6.2) Cross-island muncul antara pulau kuasa dan pulau tanah. Pada masa ini, garis jam dijalurkan di belakang lapisan keempat, dan terdapat pulau tanah di tengah pulau kuasa pada lapisan ketiga (lapisan kuasa), dan lapisan keempat mesti menyeberangi dua pulau ini.

2.6.3) Cross-island muncul antara pulau bumi dan strata. Pada masa ini, garis jam dijalurkan pada lapisan pertama, dan terdapat pulau tanah di tengah lapisan kedua (lapisan tanah), dan kabel lapisan pertama mesti menyeberangi pulau tanah, yang sama dengan garis tanah yang diganggu.

2.6.4) Tiada tembaga di bawah garis jam. Jika syarat tersebut terbatas, mustahil tidak menyeberangi pulau, pastikan garis jam dengan frekuensi yang lebih besar atau sama dengan 66M tidak menyeberangi pulau. Jika garis jam dengan frekuensi kurang dari 66M menyeberangi pulau, kapasitor pemisah mesti ditambah untuk membentuk laluan cermin. Letakkan kapasitor 0.1UF diantara dua pulau kuasa dan dekat dengan garis jam di seluruh pulau.

2.7) Apabila dihadapi dengan pilihan dua vias dan satu melalui pulau, pilih satu melalui pulau.

2.8) Garis jam sepatutnya lebih dari 500MIL jauh dari pinggir papan sisi I/O, dan tidak berjalan di samping garis I/O. Jika tidak mungkin, jarak antara garis jam dan garis port I/O sepatutnya lebih besar dari 50MIL.

2.9) Apabila garis jam berada di lapisan keempat, lapisan rujukan (pesawat kuasa) garis jam patut cuba untuk menyediakan kuasa ke lapisan kuasa jam. Semakin kurang jam merujuk kepada pesawat kuasa lain, semakin baik. Selain itu, frekuensi lebih besar daripada atau sama dengan 66M Pesawat kuasa rujukan garis jam mesti adalah pesawat kuasa 3.3V.

2.10) Jarak garis garis garis jam sepatutnya lebih besar dari 25MIL.

2.11) Garis masuk dan garis keluar sepatutnya sejauh mungkin bila garis jam disambung.

2.12) Apabila baris jam disambung ke BGA dan peranti lain, jika baris jam mengubah lapisan, cuba untuk menghindari vias di bawah BGA.

2.13) Perhatikan setiap isyarat jam, jangan abaikan mana-mana jam, termasuk AC_BITCLK dari AUDIO CODEC, terutama FS3-FS0. Walaupun ia bukan jam dari nama, ia sebenarnya jam, jadi berhati-hati.

2.14) Penolak tarik-up dan tarik-turun cip jam sepatutnya hampir mungkin dengan cip jam.

3. Pemprosesan port I/O

3.1) Setiap port I/O termasuk PS/2, USB, LPT, COM, SPEAK OUT, GAME dibahagi menjadi satu tanah, kiri dan kanan tersambung ke tanah digital, dan lebar tidak kurang dari 200MIL atau tiga botol. Jangan sambung dengan tempat lain. Berhubung secara digital.

3.2) Jika port COM2 adalah jenis pin, ia sepatutnya hampir ke tanah I/O.

3.3) Peranti sirkuit EMI I/O adalah sebanyak mungkin kepada I/O SHIELD.

3.4) Lapisan kuasa dan lapisan tanah di port I/O terpisah, dan lapisan Bawah dan TOP patut diletakkan di tanah, dan isyarat tidak dibenarkan melewati pulau (garis isyarat ditarik secara langsung keluar dari PORT, dan PORT I/O tidak dijalurkan untuk jarak jauh) .

4. Beberapa nota

A. jurutera rancangan mesti mematuhi spesifikasi rancangan EMI PCB. insinyur EMI mempunyai hak untuk memeriksa. Jika spesifikasi rancangan EMI PCB dilanggar dan Ujian EMI FAIL disebabkan, tanggungjawab akan ditanggung oleh jurutera rancangan.

B. jurutera EMI bertanggungjawab untuk spesifikasi rancangan dan mematuhi spesifikasi rancangan EMI PCB, tetapi masih Ujian EMI FAIL. jurutera EMI bertanggungjawab untuk menyediakan penyelesaian dan menghitungnya dalam spesifikasi rancangan EMI PCB.

C. jurutera EMI bertanggungjawab untuk ujian EMI setiap port periferik, dan ujian tidak boleh terlepas.

D. Setiap jurutera rancangan mempunyai hak untuk menyarankan dan mempertanyakan spesifikasi rancangan. jurutera EMI bertanggungjawab untuk menjawab soalan dan menambah spesifikasi desain kepada cadangan jurutera selepas disahkan melalui eksperimen.

E. Injurutera EMI bertanggungjawab untuk mengurangi kos desain PCB EMI dan mengurangi bilangan kacang magnetik yang digunakan.