Teknik PCB - Bagaimana rancangan PCB berurusan dengan isyarat LVDS?

isyarat LVDS bukan sahaja isyarat berbeza, tetapi juga isyarat digital kelajuan tinggi. Oleh itu, tidak kira-kira media penghantaran LVDS menggunakan garis PCB atau kabel, tindakan mesti diambil untuk mencegah isyarat tersembunyi di terminal media, dan gangguan elektromagnetik mesti dikurangkan untuk memastikan integriti isyarat. Selagi kita mempertimbangkan unsur di atas dalam rancangan bentangan PCB, ia tidak terlalu sukar untuk merancang papan sirkuit berbeza kelajuan tinggi.

Berikut memperkenalkan titik reka-reka PCB untuk menangani isyarat LVDS:

1. Letak sebagai papan berbilang lapisan. Papan litar dengan isyarat LVDS biasanya diatur sebagai papan berbilang lapisan. Kerana isyarat LVDS adalah isyarat kelajuan tinggi, lapisan sebelah patut menjadi lapisan tanah untuk melindungi isyarat LVDS untuk mencegah gangguan. Untuk papan dengan densiti rendah, lebih baik meletakkan isyarat LVDS pada lapisan terpisah dari isyarat lain apabila keadaan ruang fizikal membenarkan. Contohnya, dalam papan empat lapisan, lapisan biasanya boleh ditetapkan sebagai berikut: lapisan isyarat LVDS, lapisan tanah, lapisan kuasa, dan lapisan isyarat lain.

2. Pengiraan dan kawalan impedance isyarat LVDS. Perubahan tegangan isyarat LVDS hanya 350mV, yang sesuai untuk operasi isyarat berbeza dipandu semasa. Untuk memastikan isyarat tidak dipengaruhi oleh isyarat terrefleks apabila ia merebak dalam garis transmisi, isyarat LVDS memerlukan impedance garis transmisi untuk dikawal, dan impedance perbezaan biasanya 100 +/- 10Ω. Kualiti kawalan pengendalian secara langsung mempengaruhi integriti isyarat dan lambat.

Analisi Simulasi Isyarat LVDS Serial

Yang di atas menganalisis perkara yang mesti diperhatikan bila merancang isyarat LVDS. Walaupun peraturan di atas biasanya diikuti semasa rancangan PCB, untuk meningkatkan keperluan dan ketepatan rancangan, simulasi isyarat lengkap PCB mesti dilakukan, dan isyarat boleh dicapai melalui simulasi. Percakapan salib, lambat, refleksi, dan bentuk gelombang corak mata sistem boleh mencapai tujuan yang rancangan adalah betul. Proses simulasi masalah integriti isyarat adalah untuk pertama-tama menetapkan model simulasi komponen, kemudian melakukan prasimulasi untuk menentukan parameter dan keterangan proses kabel, merancang mengikut keterangan dalam tahap realizasi fizikal, dan akhirnya melakukan pos-simulasi untuk mengesahkan sama ada rancangan memenuhi keperluan desain. Keakutan model dalam seluruh proses mempengaruhi secara langsung keputusan simulasi, dan kaedah analisis simulasi yang digunakan dalam tahap pra-simulasi dan pos-simulasi juga kritikal untuk keputusan simulasi, dan model spesis yang sangat tepat digunakan dalam desain ini . Berikut adalah kombinasi projek sebenar untuk memperlihatkan proses implementasi simulasi dalam rancangan ini.

1. Tetapan tumpukan PCB

Dari analisis di atas, diketahui bahawa tetapan tumpukan papan PCB berkaitan dengan sambungan isyarat dan pengiraan impedance. Oleh itu, desain penumpang mesti dilakukan sebelum desain PCB, dan kemudian pengiraan impedance isyarat. Rancangan laminasi dalam rancangan ini dipaparkan dalam figur di bawah:

Kerana densiti PCB tinggi, rancangan ini menggunakan struktur laminat 10 lapisan. Selepas pengaturan yang masuk akal ketinggian laminat, melalui pengiraan allegro, lebar garis perbezaan garis mikrostrip permukaan dan garis garis dalaman adalah jarak garis 6ã´ Pada 6ã´, nilai teori pengiraan dihitung adalah 100.1 dan 98.8Ω berdasarkan.

2. Tetapkan nilai tekanan DC

Langkah ini adalah terutama untuk nyatakan nilai tekanan DC bagi rangkaian tertentu (biasanya tanah kuasa, dll.), untuk menentukan tekanan DC yang akan dilaksanakan pada rangkaian, dan untuk melakukan simulasi EMI, satu atau lebih pin sumber tekanan perlu ditentukan. Nilai tekanan ini termasuk maklumat tekanan rujukan yang digunakan oleh model dalam proses simulasi diterangkan.

3. Tetapan Peranti

Semasa simulasi allegro, allegro membahagi peranti kepada tiga kategori: IC, konektor dan peranti diskret (kondensator perlahan, dll.), allegro akan menyerahkan atribut simulasi kepada pins peranti mengikut jenis peranti, peranti diskret dan pins konektor Atribut adalah UPSPEC, dan atribut pin IC boleh IN, OUT, BI, dll.

4. Pengurusan model

Model utama yang digunakan dalam proses simulasi PCB kelajuan tinggi aras papan adalah model peranti dan model garis penghantaran. Model peranti biasanya disediakan oleh pembuat peranti. Dalam isyarat seri kelajuan tinggi, kami menggunakan model SPICE yang lebih tepat untuk analisis simulasi. Model garis trasmis dibentuk melalui model perisian simulasi. Apabila isyarat dihantar, garis penghantaran akan membuat masalah integriti isyarat terkenal, jadi kemampuan perisian simulasi untuk memmodelkan dengan tepat garis penghantaran secara langsung mempengaruhi keputusan simulasi.

Model garis pasangan berbeza b: garis garis garis c: garis garis mikrogaris dan garis transmisi di mana laluan isyarat dan laluan kembali ditempatkan tidak boleh menjadi konduktor ideal, jadi mereka semua mempunyai resistensi terbatas, dan saiz resistensi ditentukan oleh panjang dan kawasan salib-seksyen garis transmisi.

5. Pemeriksaan SI

Fungsi Audit SI digunakan untuk memeriksa sama ada rangkaian tertentu atau kumpulan rangkaian boleh diekstrak untuk analisis. Secara umum, ia adalah untuk menetapkan rangkaian kelajuan tinggi yang perlu kita perhatikan. Rakaman ini terutama fokus pada isyarat berantai LVDS.

6. Ekstrak topologi rangkaian

Ekstrak struktur topologi isyarat kepentingan dari PCB, yang biasanya termasuk hujung pemandu dan hujung penerima, serta garis pemindahan dan perlawanan dan kapasitasi yang berkaitan. Ia boleh dilihat dari topologi bahawa rangkaian melalui laluan tersebut, yang akan mempengaruhi transmisi isyarat.

7. Lihat bentuk gelombang

Selepas langkah berkaitan di atas ditetapkan, simulasi boleh dilakukan. Allegro boleh melakukan simulasi refleksi isyarat dan simulasi percakapan salib, dan garis perbezaan juga perlu melakukan analisis diagram mata. Sudah tentu, simulasi juga dibahagi menjadi pre-simulasi dan post-simulasi. Apabila menggunakan allegro untuk rancangan PCB, perlu mengubah rancangan dalam masa sebenar dengan hasil simulasi untuk memenuhi keperluan.

Ada dua titik untuk memperhatikan dalam kabel pasangan perbezaan. Satu ialah panjang dua garis sepatutnya sejauh mungkin. Panjang sama adalah untuk memastikan dua isyarat perbezaan mengekalkan polariti bertentangan setiap masa dan mengurangkan komponen mod umum. Yang lain ialah jarak antara dua wayar (jarak ini ditentukan oleh impedance perbezaan) mesti kekal konstan, iaitu, ia mesti kekal selari. Ada dua cara selari, satu adalah bahawa dua wayar berjalan di sebelah-sebelah, dan yang lain adalah bahawa dua wayar berjalan di dua lapisan bersebelahan di atas dan di bawah (atas-bawah). Secara umum, yang pertama mempunyai lebih banyak implementasi sebelah-sebelah. Jarak yang sama adalah terutama untuk memastikan pengendalian perbezaan yang sama antara kedua-dua dan mengurangkan refleksi.

Dari analisis artikel ini, kita boleh melihat bahawa dalam desain isyarat seri kelajuan tinggi, bukan sahaja desain sirkuit dianggap, desain diagram papan dan analisis simulasi juga sama penting, dan kerana frekuensi isyarat menjadi semakin besar, perlahan dan saling bercakap isyarat dipengaruhi. Faktor seperti integriti isyarat dan integriti isyarat semakin kompleks. Pada masa yang sama, ia menjadi semakin sukar untuk mengawal pengaruh faktor-faktor ini. jurutera mesti menganalisis secara teliti rancangan kawat, bergantung pada model yang tepat, simulasi efektif dan kaedah analisis saintifik untuk memberikan petunjuk yang betul kepada rancangan kelajuan tinggi kompleks, mengurangkan siklus pembetulan, dan pastikan papan PCB rancangan berjaya.