Teknologi PCB - Design simulasi PCB dan integriti isyarat dalam sistem PCB

A, simulasi PCB dan desain ingatan DDR3

1 Paparan ringkasan Sistem komputer hari ini teknologi memori DDR3 telah digunakan secara luas, dan kadar pemindahan data telah dipromosikan berulang kali, dan kini ia adalah setinggi 1866 Mbps.

Dalam keadaan bas kelajuan tinggi ini, untuk memastikan kepercayaan kualiti pemindahan data dan memenuhi keperluan masa bas selari, ia menghasilkan cabaran besar untuk desain dan pelaksanaan.

Artikel ini terutama menggunakan alat analisis domain-masa Cadence untuk menganalisis kuantitatif rancangan DDR3, memperkenalkan faktor utama yang mempengaruhi integriti isyarat analisis masa DDR3, dan memperbaiki dan optimizkan rancangan melalui analisis keputusan untuk memperbaiki kualiti isyarat. Kekepercayaan dan keselamatannya telah meningkat.

2 Perkenalan ke memori DDR3 DDR3 adalah sama dengan memori DDR2, termasuk 2 pengendali dan bahagian memori, yang semua menggunakan masa sinkronis sumber, iaitu, isyarat dipilih (jam) tidak dihantar oleh sumber jam terpisah, tetapi oleh cip pemacu.

Ia mempunyai kadar pemindahan data yang lebih tinggi daripada DR2, sehingga 1866MBPS; DDR3 juga menggunakan teknologi prefetch 8-bit, yang meningkatkan lebar band penyimpanan secara signifikan, dan tenaga operasinya ialah 1.5V, memastikan konsumsi kuasa yang kurang pada frekuensi yang sama. Ralat antaramuka DDR3 sukar dicapai. Ia menggunakan topologi terbang-oleh unik dan menggunakan teknologi "tulis persamaan" untuk mengawal masa ofset dalaman peranti dan tindakan-tindakan efektif lain.

Walaupun ia bermain peran dalam memastikan pelaksanaan desain dan integriti isyarat, sistem penyimpanan yang mencapai frekuensi tinggi dan lebar band tidak kompleks. Oleh itu, analisis simulasi diperlukan untuk memastikan integriti pelaksanaan desain dan kualiti isyarat.

3 Analisis simulasi simulasi DDR3 bergabung dengan projek untuk menjelaskan: pilih modul CPU Dual-Core PowerPC 64-bit, modul ini menggunakan MT41J256M16HA-125IT Micron untuk memori.

Menganalisis pemproses P5020, modul dikonfigur dengan kadar pemindahan data bas memori 1333MT/s dan frekuensi analog 666MHz.

3.1 Persiapan prasimulasi Sebelum analisis, perlu berkomunikasi dengan pembuat PCB berdasarkan pengendalian DDR3 untuk mengesahkan struktur laminasinya. Kunci untuk memastikan prestasi garis penghantaran dalam penghantaran kelajuan tinggi adalah impedance karakteristik terus menerus. Tentukan kawalan impedance bagi garis isyarat PCB kelajuan tinggi dalam julat tertentu, sehingga papan sirkuit cetak menjadi "papan impedance yang boleh dikawal", yang merupakan asas analisis analog.

Pencegahan garis tunggal bas DDR3 adalah 50Ω, dan pencegahan garis berbeza adalah 100Ω. Tetapkan nilai tekanan bagi terminal rangkaian analisis, termasuk model alokasi peranti pasif peranti yang dianalisis, tentukan atribut jenis peranti, dan pastikan atribut pin peranti (input dan output, grounding kuasa, dll.)......

Kedua, cepat selesaikan integriti isyarat dalam sistem kelajuan tinggi PCB

Cepat selesaikan masalah integriti isyarat dalam sistem kelajuan tinggi PCB. Dengan meningkat kadar data, masalah integriti isyarat telah menjadi faktor paling kritik yang dianggap oleh jurutera desain. Peningkatan eksponensial ini kadar data boleh dilihat dalam aplikasi seperti router/switches lebar-band tinggi seperti peranti bimbit komputer telapak dan produk paparan konsumen. Jitter (bunyi) adalah sebab utama untuk mengurangkan aras integriti isyarat dalam desain. Selain menggunakan bentangan, persamaan impedance dan bahan yang lebih mahal untuk mencapai teknologi peningkatan integriti isyarat, perancang juga boleh hanya menambah penerima gelisah seperti penyewa ke rancangan untuk menyelesaikan masalah gelisah.

Dengan cara ini, desainer tidak perlu fokus pada isu integriti isyarat, tetapi pada desain inti sistem. Kawalan isyarat sering dianggap sebagai konsep sederhana di masa lalu, dan tiada perbezaan antara isyarat video, isyarat suara, atau isyarat data dari sudut pandang kabel. Oleh itu, sedikit orang peduli tentang wayar isyarat di masa lalu. Namun, sekarang situasi telah berubah sepenuhnya. Kelajuan penghantaran isyarat video kini mencapai 3.3Gbps per saluran, dan isyarat data jauh melebihi 5Gbps per saluran.

Standard berantai kelajuan tinggi seperti PCI Express, XAUI, SATA, TMDS, dan Port Paparan memerlukan pasukan desain dan jurutera tidak hanya untuk mempertimbangkan isu integriti isyarat, tetapi juga untuk mempunyai pemahaman dalam-dalam bagaimana ia akan mempengaruhi prestasi sistem dan kepercayaan. . Untuk menguasai pengetahuan ini, jurutera mesti pertama memahami faktor yang mempengaruhi integriti isyarat dalam sistem. Kehilangan integriti isyarat dalam sistem boleh diperhatikan dengan meningkatkan penggerak isyarat. Kegelisahan keseluruhan sistem kebanyakan terdiri dari dua jenis kegelisahan, iaitu kegelisahan rawak dan kegelisahan deterministik. Kegelisahan rawak adalah tak terbatas dan pada dasarnya mematuhi distribusi Gaussia, sementara kegelisahan deterministik adalah terbatas dan dapat dijangka.

Dalam 90% sistem, kegelisahan deterministik adalah masalah integriti isyarat utama yang reka reka mesti selesaikan. Kegelisahan deterministik termasuk gangguan kod (ISI), gangguan siklus tugas, dan gangguan periodik, yang disebabkan oleh isu pembatasan lebar jalur, asimetri siklus jam, dan masalah saling-sambung atau EMI, berdasarkan.

Komponen pasif seperti sambungan, kabel PCB, kabel panjang dan komponen pasif lain ditempatkan sepanjang kabel adalah sumber yang paling penting kegelisahan deterministik. Semakin tinggi frekuensi isyarat, semakin besar penindasan, jadi aras kuasa dalam aliran data yang dinyatakan tidak sepadan, dan ketidaksepadan aras kuasa ini akan menghasilkan ISI dalam isyarat.

ISI akan mengurangi integriti isyarat, yang cukup untuk mencegah penerima daripada mengekstrak sebarang data sebenar dari isyarat pada hujung penerima. Alasan untuk ketidaksepadan aras kuasa adalah bahawa tiada jurutera rancangan boleh menjamin penghantaran data dalam rancangan. Data boleh terus berubah (0-1-0-1-0-1, dll.) atau konstan (1-1-1-1-1, dll.). Jelas, nisbah bebas tugas bagi 6 bit yang berubah di atas adalah 6 kali nisbah tugas bagi strim data konstan 6"1". Kerana nisbah bebas cukai 6 kali lebih kecil, frekuensi isyarat akan 6 kali lebih tinggi.

Jika aliran data mengandungi dua jenis ini, isyarat penerima akan mempunyai aras kuasa yang sangat berbeza, kerana semakin tinggi frekuensi, semakin besar penyesalan.

Solve problem of power mismatch Most high-speed signal standards stipulate that the number of continuous bits without change should be minimized, such as 8B/10B encoding. Skema pengekodan ini memastikan aliran data tidak melebihi 4 bit berturut-turut.

Namun, masih mungkin untuk menggandakan bahagian kuasa tinggi isyarat penerima. Untuk membalas ketidaksepadan aras kuasa untuk mengurangi ISI, penjana PCB boleh guna teknik persamaan atau tekanan-tekanan.

Teknologi persamaan PCB akan meningkatkan kuasa semua bit kelajuan tinggi, supaya isyarat yang diterima dalam bit kelajuan tinggi dan kelajuan rendah mempunyai aras kuasa yang sama, dengan itu mengurangkan ketidaksepadan aras kuasa. Berlawan dengan memperburuk keseimbangan, tetapi tujuan adalah sama: mengurangi ketidaksepadan aras kuasa. Ia dilakukan dengan mengurangkan kuasa bit kelajuan rendah, yang akan meningkatkan kuasa bit kelajuan tinggi.