Tetapkan opsyen projek untuk masukan reka PCB, opsyen projek termasuk: ralat semak parameter Laporan Ralat, Matriks matriks Sambungan, Penjana Kelas, tetapan Pemperbanding, generasi ECO, laluan output dan opsyen senarai rangkaian (laluan output dan senarai rangkaian), Format Nama Berbilang Saluran, tetapan Cetakan lalai, Laluan Carian, dan mana-mana unsur reka-reka yang pengguna mahu buat. Apabila mengumpulkan projek, Altium Designer akan menggunakan tetapan ini.
Apabila mengumpulkan projek, peraturan integriti elektrik akan digunakan untuk betulkan desain. Apabila tiada ralat, desain skematik yang dibangun semula akan dimuatkan ke dalam fail objek. Contohnya, dengan menghasilkan ECO untuk menghasilkan fail PCB. Projek membolehkan membandingkan perbezaan antara fail sumber dan fail sasaran, dan kemaskini dua fail secara bersamaan.
Semua operasi berkaitan projek boleh ditetapkan dalam Opsyen (Projek>>Opsyen Projek) bagi kotak dialog Projek, seperti semak ralat, perbandingan fail, dan generasi ECO. Sila rujuk ke Figur 6-9 untuk perincian.
Output projek, seperti output pemasangan dan laporan boleh ditetapkan dalam opsyen menu Fail. Pengguna juga boleh tetapkan pilihan Kerja dalam fail Opsyen Kerja (Fail>>Baru>>Fail Kerja Output).
Pilih Projek>>Pilihan Projek, dan kotak dialog pilihan bagi projek tertentu akan dibuka. Dalam kotak dialog ini, anda boleh tetapkan sebarang pilihan berkaitan dengan projek. Figur menunjukkan bagaimana untuk mengubah kaedah laporan setiap item dalam laporan ralat.
Diagram skematik dalam Altium Designer bukanlah hanya diagram sederhana, ia termasuk maklumat sambungan elektrik sirkuit. Pengguna boleh guna maklumat sambungan ini untuk betulkan rancangan mereka. Apabila mengumpulkan projek, Altium Designer akan semak ralat mengikut peraturan yang ditetapkan oleh pengguna dalam semua kotak dialog.
1. Tetapkan Laporan Ralat
Ralat Laporan digunakan untuk tetapkan pemeriksaan draf desain. Mod Laporan menetapkan aras ralat yang diminta oleh pilihan semasa. Aras dibahagi ke Tiada Laporan, Amaran, Ralat, Ralat Fatal, klik kotak turun untuk dipilih, seperti yang dipaparkan dalam figur di atas.
2. Tetapkan Matriks Sambungan
Antaramuka Matriks Sambungan memaparkan sambungan elektrik yang perlu ditetapkan bila menjalankan laporan ralat. Contohnya, sambungan antara setiap pin boleh ditetapkan ke empat jenis yang boleh dibenarkan. Matriks yang dipaparkan dalam figur memberikan gambar grafik bagi jenis berbeza titik sambungan dalam diagram skematik, dan menunjukkan sama ada sambungan diantaranya ditetapkan untuk membenarkan.
Dalam carta matriks yang dipaparkan dalam figura di bawah, pertama cari Pin Output, dan cari lajur Pin Open Collector dalam baris Pin Output. Segiempat kecil yang melintasi baris dan lajur berwarna oren, yang bermakna Pin Output disambung dengan Pin Kolektor Buka bila kumpil projek. Keadaan yang menyebabkan kesilapan itu.
Pengguna boleh tetapkan mana-mana jenis aras ralat mengikut keperluan mereka sendiri, dari tiada laporan ke ralat fatal. Klik kanan untuk mengawal seluruh matriks melalui pilihan menu.
Ubah tetapan Matriks Sambungan Klik antaramuka Matriks Sambungan dan klik persimpangan dua jenis sambungan, seperti persimpangan masukan Helaian Keluaran dan Pin Kolektor Buka. Klik sehingga anda ubah aras ralat.
3. Tetapkan Pemperbandingan
Antaramuka Perbandingan digunakan untuk tetapkan sama ada perbezaan antara fail dilaporkan atau diabaikan bila projek dikompil. Bila memilih, sila perhatikan pemilihan, jangan pilih pilihan sebelah, misalnya, jangan pilih Kelas Komponen Tambahan sebagai Komponen Tambahan.
Klik pada antaramuka perbandingan dan cari Definisi Bilik Berubah, Definisi Bilik Tambahan dan Opsyen Kelas Komponen Tambahan dalam seksyen Askoasi dengan Komponen.
Tetapkan kaedah pilihan di atas untuk Abaikan Perbezaan melalui menu drop-down, seperti yang dipaparkan dalam figur di atas. Sekarang pengguna boleh mula kumpil projek dan semak semua ralat.
4. Kompil projek
Mengumpil projek boleh semak sketsa reka dan peraturan elektrik dalam fail reka untuk ralat, dan menyediakan pengguna persekitaran untuk menghapuskan ralat. Kami telah tetapkan opsyen Matriks Semak Ralat dan Sambungan dalam dialog Projek.
Untuk kumpil projek oscilator-frekuensi berbilang, pilih Projek>>Kompil Projek PCB.
Apabila projek dikumpil, mana-mana ralat akan dipaparkan pada Mesej, klik Mesej untuk melihat ralat (Papar>>Panel Ruang Kerja>>Sistem>>Mesej). Selepas projek telah dikompil, fail akan disenaraikan dalam Navigator bersama dengan hierarki, komponen, jadual rangkaian dan model sambungan yang boleh dilayari dalam panel Navigator.
Jika rancangan sirkuit benar, tiada ralat akan dipaparkan dalam Mesej. Jika terdapat ralat dalam laporan, anda perlu semak sirkuit dan betulkannya untuk memastikan semua sambungan betul.
Sekarang sengaja memperkenalkan ralat ke dalam sirkuit, dan kumpil projek lagi. Klik untuk aktifkan Multivibrator.SchDoc di atas tetingkap reka. Pilih baris antara R1 dan tiang B Q1, dan klik butang DELETE untuk menghapuskan baris ini. Kompil projek lagi (Projek>>Kompil Projek PCB) untuk semak ralat.
Mesej amaran dipaparkan dalam Mesej, meminta pengguna bahawa terdapat pins tidak tersambung dalam sirkuit. Jika tetingkap Mesej tidak muncul, pilih Paparan>>Panel Ruang Kerja>>Sistem>>Mesej. Klik ganda ralat atau amaran dalam Mesej, tetingkap ralat kumpilasi akan papar maklumat terperinci ralat. Dari tetingkap ini, pengguna boleh klik pada ralat untuk melompat langsung ke posisi yang sepadan dalam diagram skematik untuk semak atau betulkan ralat.
Berikut akan betulkan ralat dalam diagram skematik yang dijelaskan di atas
Klik untuk aktifkan Multivibrator.SchDoc.
Pilih Edit>>Batalkan dalam menu, atau guna kekunci pintasan Ctrl+Z, dan baris yang dipadam akan dipulihkan ke keadaan asalnya. Semak sama ada operasi Batalkan berjaya, dan kumpulkan semula projek (Projek>>Kompil Projek PCB) untuk semak ralat. Pada masa ini, tiada ralat akan dipaparkan dalam Mesej. Pilih Paparan>>Pasang Semua Objek dalam menu, atau guna kekunci pintasan V, F untuk pulihkan pratonton skematik dan simpan skematik tanpa ralat. Simpan fail projek.
Sekarang rancangan telah selesai dan skema telah diperiksa, tiba masanya untuk mencipta PCB.