Teknik PCB - Teknologi reka PCB berdasarkan FPGA kelajuan tinggi

Jika rancangan PCB kelajuan tinggi boleh menjadi sederhana seperti menyambung nod skematik dan indah seperti yang and a boleh lihat pada monitor komputer, ia akan menjadi perkara yang indah. Bagaimanapun, kecuali desainer adalah baru untuk desain PCB, atau sangat bertuah, desain PCB sebenar biasanya tidak semudah seperti desain sirkuit yang mereka terlibat. Sebelum desain akhirnya boleh bekerja secara biasa dan seseorang mengesahkan prestasi, desainer PCB menghadapi banyak cabaran baru. Ini adalah status semasa peraturan desain-desain PCB kelajuan tinggi dan panduan desain terus berkembang. Jika anda bertuah, mereka akan membentuk penyelesaian yang berjaya.

Kebanyakan PCB adalah perancang skematik yang berkuasa dalam prinsip kerja dan pengaruh bersama peranti PCB dan berbagai-bagai standar penghantaran data yang membentuk input dan output papan sirkuit. Hasil kerjasama bersama-sama antara perancang bentangan profesional apa yang akan berlaku selepas pertukaran ke wayar tembaga sirkuit cetak. Biasanya, raksasa skematik yang bertanggungjawab atas kejayaan atau kegagalan papan sirkuit terakhir. Namun, semakin seorang perancang skematik tahu tentang teknik bentangan yang baik, semakin banyak peluang untuk menghindari masalah besar.

Jika rancangan mengandungi FPGAs padat tinggi, mungkin akan ada banyak cabaran ditempatkan di hadapan skema yang direka dengan baik. Termasuk ratusan port input dan output, frekuensi operasi lebih dari 500MHz (mungkin lebih tinggi dalam beberapa rancangan), dan peluncuran bola tentera sebanyak setengah milimeter, semuanya akan menyebabkan gangguan tidak diinginkan antara unit rancangan. Kesan saling.

Bunyi tukar bersamaan

Untuk menyelesaikan panggilan dan perbualan salib pada garis data kelajuan tinggi, bergerak ke isyarat perbezaan adalah langkah pertama yang baik. Oleh kerana satu garis pada pasangan perbezaan adalah hujung sink dan yang lain menyediakan sumber semasa, ia boleh secara asas menghapuskan kesan induktif. Apabila menggunakan pasangan perbezaan untuk menghantar data, kerana semasa tetap setempat, ia membantu untuk mengurangkan bunyi "lompat" yang dijana oleh semasa yang disebabkan dalam laluan kembali. Untuk frekuensi radio sehingga ratusan MHz atau bahkan beberapa GHz, teori isyarat menunjukkan kuasa isyarat maksimum boleh dihantar bila impedance sepadan. Apabila garis penghantaran tidak sepadan dengan baik, refleksi akan berlaku, dan hanya sebahagian dari isyarat akan dihantar dari penghantar ke peranti penerima, sementara sebahagian lain akan melompat balik dan balik diantara penghantar dan penerima. Kualiti pelaksanaan isyarat perbezaan pada PCB akan mempunyai kesan besar pada persamaan impedance (dan aspek lain).

Rancangan jejak berbeza

Rancangan jejak berbeza berdasarkan prinsip PCB dengan impedance terkawal. Model ini agak seperti kabel koaksial. Pada PCB dengan kekuatan kawalan, lapisan kapal logam boleh digunakan sebagai lapisan pelindung, pengasingan adalah laminat FR4, dan konduktor adalah pasangan jejak isyarat (lihat Figure 1). Permata dielektrik rata-rata FR4 adalah antara 4.2 dan 4.5. Kerana ralat penghasilan tidak diketahui, ia mungkin menyebabkan terlalu-etching wayar tembaga, yang akhirnya akan menyebabkan ralat impedance. Kaedah yang paling tepat untuk menghitung halangan jejak PCB adalah menggunakan program analisis medan (biasanya dua-dimensi, kadang-kadang tiga-dimensi), yang memerlukan penggunaan unsur terbatas untuk menyelesaikan persamaan Maxwell secara langsung untuk seluruh PCB dalam seri. Perisian boleh menganalisis kesan EMI berdasarkan jarak jejak, lebar baris, tebal baris, dan tinggi lapisan yang mengisolasi.

Menyahkopol dan bypass kondensator

Aspekt penting lain untuk menentukan sama ada prestasi PCB sebenar memenuhi harapan perlu dikawal dengan menambah kondensator pemisahan dan bypass. Menambah kondensator pemisahan membantu mengurangi induktan antara bekalan kuasa PCB dan pesawat tanah, dan membantu mengawal impedance isyarat dan ICs di mana-mana pada PCB. Kondensator bypass membantu menyediakan bekalan kuasa bersih untuk FPGA (menyediakan bank muatan). Peraturan tradisional ialah kapasitor penyahpautan seharusnya ditempatkan dimanapun kawat PCB sesuai, dan bilangan pin kuasa FPGA menentukan bilangan kapasitor penyahpautan. Namun, kelajuan penukaran ultra-tinggi FPGA sepenuhnya menghancurkan stereotip ini.

Dalam rancangan papan FPGA biasa, kondensator terdekat kepada bekalan kuasa menyediakan kompensasi frekuensi untuk perubahan semasa muatan. Untuk menyediakan penapisan frekuensi rendah dan mencegah tenaga bekalan jatuh, kondensator pemisahan besar digunakan. Jatuhan tekanan disebabkan lambat dalam respon pengatur tekanan apabila sirkuit desain dimulakan. Kapansor besar seperti ini biasanya kondensator elektrolitik dengan balas frekuensi rendah yang baik, dan balas frekuensi mereka berlawanan dari DC ke beberapa ratus kHz.

Setiap perubahan output FPGA memerlukan memuatkan dan memuatkan garis isyarat, yang memerlukan tenaga. Fungsi kondensator bypass adalah untuk menyediakan storan tenaga setempat dalam julat frekuensi luas. Selain itu, kondensator kecil dengan inductans siri kecil diperlukan untuk menyediakan arus kelajuan tinggi untuk transien frekuensi tinggi. Kondensator besar dengan balas lambat terus menyediakan semasa selepas tenaga kondensator frekuensi tinggi dikonsumsi.

Secara umum, kawat kondensator penyahpautan sepatutnya sangat pendek, termasuk jarak menegak dalam laluan. Walaupun sedikit peningkatan akan meningkatkan induktan wayar, dengan itu mengurangkan kesan pemisahan.

Teknologi lain

Semasa kelajuan isyarat meningkat, ia menjadi semakin sukar untuk menghantar data dengan mudah pada papan sirkuit. Beberapa teknik lain boleh digunakan untuk meningkatkan prestasi PCB.

Kaedah pertama dan paling jelas adalah bentangan peranti mudah. Ia masuk akal untuk merancang laluan paling pendek dan paling langsung untuk sambungan yang paling kritik, tetapi jangan meremehkan ini. Oleh kerana strategi paling mudah boleh mendapatkan keputusan terbaik, mengapa mengganggu untuk menyesuaikan isyarat di papan?

Kaedah hampir sederhana adalah untuk mempertimbangkan lebar garis isyarat. Apabila kadar data sebesar 622MHz atau lebih tinggi, kesan kulit kondukti isyarat menjadi lebih terkenal. Apabila jarak panjang, jejak yang sangat tipis pada PCB (seperti 4 atau 5 mils) akan membentuk kelemahan besar kepada isyarat, sama seperti penapis laluan rendah tanpa kelemahan direka, kelemahannya berbeza dengan frekuensi meningkat dan meningkat. Semakin panjang pesawat belakang, semakin tinggi frekuensi, dan semakin lebar garis isyarat sepatutnya. Untuk jejak pesawat belakang lebih panjang dari 20 inci, lebar garis sepatutnya mencapai 10 atau 12 mils.

Biasanya, isyarat paling kritikal di papan adalah isyarat jam. Apabila garis jam terlalu panjang atau tidak direka dengan baik, ia akan amplifikasi gelisah dan ofset ke bawah, terutama apabila kelajuan meningkat. Anda patut mengelakkan menggunakan lapisan berbilang untuk menghantar jam, dan tidak mempunyai vias pada garis jam, kerana vias akan meningkatkan perubahan impedance dan refleksi. Jika lapisan dalaman mesti digunakan untuk meletakkan jam, lapisan atas dan bawah mesti menggunakan lapisan tanah untuk mengurangkan lambat. Apabila rancangan menggunakan FPGA PLL, bunyi pada pesawat kuasa akan meningkatkan gelisah PLL. Jika ini kritikal, anda boleh cipta "pulau kuasa" untuk PLL. Pulau ini boleh menggunakan lukisan yang lebih tebal dalam pesawat logam untuk mengisolasi bekalan kuasa analog PLL dari bekalan kuasa digital.

Akhirnya, dan salah satu kaedah terbaik adalah untuk rujuk ke papan rujukan yang disediakan oleh pembuat FPGA. Kebanyakan pembuat akan menyediakan maklumat bentangan sumber papan rujukan, walaupun aplikasi istimewa mungkin diperlukan kerana isu maklumat peribadi. Papan sirkuit ini biasanya mengandungi antaramuka I/O kelajuan tinggi piawai kerana pembuat FPGA perlu menggunakan antaramuka ini apabila mengkartifikasikan dan mengesahkan peranti mereka. Ingatlah, bagaimanapun, papan sirkuit ini biasanya direka untuk tujuan berbilang dan mungkin tidak persis sepadan dengan keperluan desain khusus. Walaupun begitu, mereka masih boleh digunakan sebagai titik permulaan untuk mencipta penyelesaian

Ringkasan artikel ini

Tentu saja, artikel ini hanya bercakap tentang beberapa konsep asas. Setiap topik yang ditutup di sini boleh dibahas dalam panjang seluruh buku. Kunci adalah untuk mencari tahu apa tujuan sebelum melaburkan banyak masa dan usaha dalam rancangan bentangan PCB. Apabila rancangan bentangan selesai, rancangan semula akan menghabiskan banyak masa dan wang, walaupun lebar jejak sedikit disesuaikan. Anda tidak boleh bergantung pada jurutera bentangan PCB untuk membuat rancangan yang boleh memenuhi keperluan sebenar. Penjana skematik mesti sentiasa memberikan petunjuk, membuat pilihan bijak, dan mengambil tanggungjawab atas kejayaan penyelesaian.