Teknik PCB - Rancangan Integriti isyarat bagi PCB Peralatan Gigabit

Artikel ini terutama membincangkan isu rancangan integriti isyarat yang perlu dianggap dalam penghantaran data gigabit, dan pada masa yang sama memperkenalkan penggunaan alat rancangan PCB untuk menyelesaikan masalah ini, seperti kesan kulit dan kehilangan dielektrik, pengaruh vias dan konektor, isyarat berbeza dan pertimbangan Wiring, distribusi kuasa dan kawalan EMI, dll.

Pembangunan cepat teknologi komunikasi dan komputer telah membuat reka PCB kelajuan tinggi memasuki medan gigabit. Aplikasi peranti kelajuan tinggi baru memungkinkan untuk menghantar kelajuan tinggi seperti ini melalui jarak panjang di pesawat belakang dan papan tunggal. Pada masa yang sama, desain PCB Masalah integriti isyarat (SI), integriti kuasa dan masalah kompatibilitas elektromagnetik juga lebih terkenal. Integriti isyarat merujuk kepada kualiti isyarat yang dihantar pada garis isyarat. Masalah utama termasuk refleksi, oscillasi, masa, lompatan tanah, dan saling bercakap. Integriti isyarat yang teruk tidak disebabkan oleh faktor tunggal, tetapi kombinasi faktor berbilang dalam reka aras papan. Dalam rancangan papan PCB peralatan gigabit, rancangan integriti isyarat yang baik memerlukan jurutera untuk mempertimbangkan sepenuhnya isu-isu komponen, skema sambungan garis trasmis, distribusi kuasa dan EMC. Alat EDA desain PCB kelajuan tinggi telah berevolusi dari pengesahan simulasi murni ke kombinasi desain dan pengesahan, membantu desain menetapkan peraturan awal dalam desain untuk menghindari ralat daripada mencari masalah kemudian dalam desain. Bila kadar data semakin tinggi dan rancangan semakin kompleks, alat analisis sistem PCB kelajuan tinggi semakin diperlukan. Alat ini termasuk analisis masa, analisis integriti isyarat, analisis imbas parameter ruang merancang, rancangan EMC, analisis stabiliti sistem kuasa, dll. Di sini kita akan fokus pada beberapa isu yang patut dianggap dalam analisis integriti isyarat dalam rancangan PCB peranti gigabit.

Peranti kelajuan tinggi dan model peranti

Walaupun penyedia komponen penghantaran dan menerima Gigabit akan menyediakan maklumat desain mengenai cip, terdapat juga proses bagi penyedia komponen untuk memahami integriti isyarat peranti baru, jadi panduan desain yang diberikan oleh penyedia komponen mungkin tidak dewasa. Ya, keterangan desain yang diberikan oleh penyedia peranti biasanya sangat kasar, dan ia sangat sukar bagi jurutera desain untuk memenuhi semua peraturan desain. Oleh itu, ia diperlukan bagi insinyur integriti isyarat untuk menggunakan alat analisis simulasi untuk menganalisis peraturan kewajiban bekalan dan rancangan sebenar, menyelidiki dan optimizasi pemilihan komponen, topologi, skema persamaan, dan nilai komponen persamaan, dan akhirnya berkembang untuk memastikan bentangan integriti PCB isyarat dan peraturan laluan. Oleh itu, analisis simulasi tepat isyarat gigabit telah menjadi sangat penting, dan peran model peranti dalam analisis integriti isyarat juga telah diberikan lebih dan lebih perhatian.

Model komponen biasanya termasuk model IBIS dan model Spice. Kerana simulasi aras papan hanya peduli tentang balas isyarat dari pins output ke pins input melalui sistem sambungan, dan penghasil IC tidak mahu bocorkan maklumat sirkuit terperinci di dalam peranti, dan masa simulasi model Spice aras-transistor biasanya tidak dapat ditahan, jadi model IBIS digunakan dalam PCB kelajuan tinggi. Medan desain secara perlahan-lahan diterima oleh semakin banyak pembuat peranti dan insinyur integriti isyarat.

Untuk simulasi sistem PCB peralatan gigabit, jurutera sering mempertanyakan ketepatan model IBIS. Apabila peranti berfungsi di kawasan ketepuan dan batasan transistor, model IBIS kekurangan maklumat terperinci yang mencukupi untuk menggambarkannya. Dalam kawasan bukan-linear balas sementara, keputusan simulasi dengan model IBIS tidak dapat menghasilkan maklumat balas yang tepat seperti model aras-transistor. Bagaimanapun, untuk peranti jenis ECL, model IBIS yang sangat konsisten dengan hasil simulasi model aras-transistor boleh dicapai. Alasan itu mudah. Pemacu ECL berfungsi di kawasan linear transistor, dan bentuk gelombang output lebih dekat dengan bentuk gelombang ideal. Menurut piawai IBIS, ia boleh lebih tepat. Model IBIS.

Bila kadar pemindahan data meningkat, peranti perbezaan yang dikembangkan berdasarkan teknologi ECL telah dikembangkan dengan besar. Piawai LVDS dan CML dll. memungkinkan penghantaran isyarat gigabit. Ia boleh dilihat dari perbincangan di atas bahawa piawai IBIS masih sesuai untuk desain sistem gigabit disebabkan struktur sirkuit dan aplikasi teknologi perbezaan yang sepadan. Beberapa artikel aplikasi yang diterbitkan bagi model IBIS dalam rekaan 2.5GbpsLVDS dan CML juga membuktikan titik ini.

Oleh kerana model IBIS tidak sesuai untuk menjelaskan sirkuit aktif, bagi banyak peranti Gbps dengan sirkuit pra-fokus untuk pembayaran kehilangan, model IBIS tidak sesuai. Oleh itu, dalam rancangan sistem gigabit, model IBIS hanya boleh berfungsi dengan efektif dalam syarat berikut:

1. Peranti berbeza berfungsi di kawasan amplifikasi (lengkung V-I linear)

2. Peranti tidak mempunyai sirkuit prafokus aktif

3. Peranti mempunyai sirkuit pra-fokus tetapi tidak bermula (mengaktifkan fungsi pra-fokus dalam sistem tersambung pendek mungkin menyebabkan keputusan yang lebih buruk)

4. Peranti mempunyai sirkuit prafokus pasif, tetapi sirkuit boleh dipisahkan dari kematian peranti.

Apabila kadar data adalah 10Gbps atau lebih, bentuk gelombang output lebih seperti gelombang sinus, dan kemudian model Spice lebih berlaku.

Kesan Kehilangan

Apabila frekuensi isyarat meningkat, penindasan pada garis penghantaran tidak dapat diabaikan. Pada masa ini, diperlukan untuk mempertimbangkan kehilangan disebabkan oleh tahan yang sama bagi konduktor dalam siri dan konduktansi yang sama bagi medium dalam selari, dan model garis transmisi yang hilang perlu digunakan untuk analisis.

Model yang sama bagi garis penghantaran yang hilang dipaparkan dalam Figur 1. Ia boleh dilihat dari angka bahawa perlawanan seri yang sama R dan konduktansi paralel yang sama G adalah mengukur kehilangan. Rezistensi seri yang sama R adalah resistensi disebabkan oleh resistensi DC dan kesan kulit. Keperlawanan DC adalah perlawanan konduktor sendiri, yang ditentukan oleh struktur fizikal konduktor dan perlawanan konduktor. Apabila frekuensi meningkat, kesan kulit mula berfungsi. Kesan kulit adalah fenomena dimana arus isyarat dalam konduktor berkonsentrasi pada permukaan konduktor apabila isyarat frekuensi tinggi melewati konduktor. Dalam konduktor, densiti semasa isyarat menurun secara eksponensial sepanjang seksyen salib konduktor, dan kedalaman di mana densiti semasa menurun kepada 1/e asal dipanggil kedalaman kulit. Semakin tinggi frekuensi, semakin kecil kedalaman kulit, yang menyebabkan meningkat resistensi konduktor. Kedalaman kulit adalah secara bertentangan dengan punca kuasa dua frekuensi.

Kondisi selari G yang sama juga dipanggil kehilangan dielektrik (DielectricLoss). Pada frekuensi rendah, konduktiviti selari yang sama berkaitan dengan konduktiviti besar dan kapasitasi yang sama bagi medium, dan apabila frekuensi meningkat, sudut kehilangan dielektrik mula bermain peran utama. Pada masa ini, konduktiviti dielektrik ditentukan oleh sudut kehilangan dielektrik dan frekuensi isyarat.

Secara umum, apabila frekuensi kurang dari 1GHz, kehilangan kesan kulit bermain peran utama, dan apabila frekuensi di atas 1GHz, kehilangan dielektrik dominasi.

Dalam perisian simulasi, anda boleh tetapkan konstan dielektrik, sudut kehilangan dielektrik, konduktiviti konduktor, dan frekuensi batas. Perisian akan mempertimbangkan kesan kulit dan kehilangan dielektrik mengikut struktur garis pemindahan semasa simulasi. Jika penindasan disimulasi, frekuensi pemutusan yang sepadan mesti ditetapkan mengikut lebar band isyarat. Lebar jalur ditentukan oleh kadar pinggir isyarat. Kadar pinggir banyak isyarat 622MHz dan isyarat 2.5GHz tidak banyak berbeza. Selain itu, sama boleh dilihat dalam model garis penghantaran yang hilang. Penolakan dan konduktansi berbeza dengan frekuensi.

Ia boleh dilihat dari Figur 2 bahawa kehilangan memperlambat pinggir naik isyarat, iaitu, mengurangkan lebar band isyarat, dan kehilangan mengurangkan amplitud isyarat. Di sisi lain, ini baik untuk menekan isyarat overshoot.

Percakapan salib garis penghantaran juga mempengaruhi kehilangan. Crosstalk ditentukan oleh struktur fizik garis transmisi, panjang sambungan, kuasa isyarat dan kadar pinggir. Selepas panjang tertentu, percakapan salib akan ketepuan, tetapi kehilangan tidak perlu meningkat.

Influensi vias dan konektor

Vias menghantar isyarat ke sisi lain papan. Bahagian logam menegak diantara papan adalah impedance yang tidak boleh dikawal, dan titik pengalihan dari menegak ke menegak adalah titik pecahan, yang akan menyebabkan refleksi, jadi penampilannya mesti dikurangkan (Gambar 3).

Dalam desain dan simulasi sistem gigabit, pengaruh vias mesti dianggap, dan melalui model diperlukan. Struktur model melalui adalah dalam bentuk perlawanan seri R, induktansi L dan kapasitasi selari C. Menurut aplikasi khusus dan keperluan akurat, struktur RLC berbilang boleh digunakan selari, dan menyambung dengan konduktor lain boleh dianggap. Pada masa ini, melalui model adalah matriks.

Ada dua kaedah untuk mendapatkan melalui model. Satu ialah untuk mendapatkannya melalui ujian, seperti TDR, dan yang lain boleh dikekstrak oleh ekstraktor medan 3D (FieldSolver) berdasarkan struktur fizikal laluan.

Melalui parameter model berkaitan dengan bahan, tumpukan, tebal, saiz pad/anti-pad PCB, dan kaedah sambungan wayar yang disambungkan dengannya. Dalam perisian simulasi, parameter berbeza boleh ditetapkan mengikut keperluan akurat. Perisian akan mengekstrak model melalui mengikut algoritma yang sepadan dan mempertimbangkan pengaruhnya semasa simulasi.

Dalam rancangan PCB sistem gigabit, pengaruh sambungan patut dianggap terutama. Pembangunan teknologi sambungan kelajuan tinggi sudah dapat menjamin kontinuiti impedance dan pesawat tanah semasa penghantaran isyarat. Analisis simulasi sambungan dalam desain adalah terutama Guna model berbilang-baris.

Model berbilang-garis sambungan adalah model yang dikekstrak dalam ruang tiga-dimensi mengingat sambungan induktansi dan kapasitasi diantara pin. Model berbilang-garis sambungan biasanya menggunakan ekstraktor medan tiga-dimensi untuk mengekstrak matriks RLGC, yang biasanya dalam bentuk sub-sirkuit model Spice. Kerana struktur kompleks model, ia mengambil masa yang lama untuk pengekstrakan dan analisis simulasi. Dalam perisian SpecctraQuest, and a boleh edit model Spice konektor ke dalam model Espice, menyerahkannya ke peranti atau panggilnya secara langsung, atau sunting ke dalam model pakej dalam format DML dan menyerahkannya ke peranti.

Isyarat berbeza dan pertimbangan kabel

Isyarat berbeza mempunyai keuntungan anti-gangguan kuat dan kadar transmisi tinggi. Dalam penghantaran isyarat gigabit, ia boleh mengurangi pengaruh percakapan salib dan EMI. Bentuk sambungan itu termasuk sambungan pinggir dan sambungan atas dan bawah, sambungan longgar dan sambungan ketat.

Berbanding dengan sambungan atas dan bawah, sambungan pinggir mempunyai keuntungan pengurangan lebih baik perbualan salib, kabel yang selesa, pemprosesan sederhana, dll., dan sambungan atas dan bawah sering dilaksanakan pada papan PCB dengan densiti kabel tinggi. Berbanding dengan pasangan longgar, pasangan ketat mempunyai kemampuan anti-gangguan yang lebih baik dan boleh mengurangi salib bercakap, sementara pasangan longgar boleh mengawal lebih baik kontinuiti jejak berbeza impedance.

Peraturan laluan perbezaan spesifik patut mempertimbangkan kesan kontinuiti impedance, kehilangan, saling bercakap, dan jejak perbezaan panjang mengikut situasi yang berbeza. Lebih baik menggunakan diagram mata untuk menganalisis hasil simulasi bagi garis berbeza. Perisian simulasi boleh tetapkan kod jujukan rawak untuk menghasilkan diagram mata, dan boleh masukkan parameter jitter dan ofset untuk menganalisis kesannya pada diagram mata.

Penghapusan kuasa dan EMC

Peningkatan kadar pemindahan data disertai kadar pinggir yang lebih cepat, dan diperlukan untuk memastikan kestabilan bekalan kuasa dalam band frekuensi yang lebih luas. Sistem kelajuan tinggi boleh melewati semasa 10A sementara dan memerlukan garisan bekalan kuasa maksimum 50 mV, yang bermakna bahawa pengendalian rangkaian distribusi kuasa dalam julat frekuensi tertentu mesti berada dalam 5mΩ. Contohnya, masa naik isyarat adalah kurang dari 0.5ns. Julat lebar band adalah sehingga 1.0GHz.

Dalam rancangan sistem gigabit, diperlukan untuk mengelakkan gangguan bunyi sinkronis (SSN) dan memastikan sistem distribusi kuasa mempunyai impedance yang lebih rendah dalam lebar band. Secara umum, dalam band frekuensi rendah, kondensator penyahpautan digunakan untuk mengurangkan impedance, dan dalam band frekuensi tinggi, bekalan tenaga dan distribusi pesawat tanah adalah terutama dianggap. Gambar 4 menunjukkan diagram tindak balas frekuensi perubahan impedance apabila penyahpautan kondensator dianggap untuk lapisan tenaga dan lapisan lapisan tanah dan apabila kondensator penyahpautan tidak dianggap.

Perisian SpecctraQuest boleh menganalisis kesan bunyi sinkroni disebabkan oleh struktur pakej. Perisian PowerIntegrity (PI) menggunakan analisis domain frekuensi sistem distribusi kuasa, yang dapat menganalisis dengan efektif bilangan dan lokasi kapasitor penyahpautan dan kesan pesawat kuasa dan tanah, membantu jurutera melaksanakan pemilihan kapasitor penyahpautan dan penempatan, kawat dan analisis distribusi pesawat.