Teknik PCB - Aplikasi teknologi DFM dalam rekaan PCB

Abstrakt: Menghadapi pembangunan produk elektronik ke miniaturisasi, densiti tinggi dan kelajuan tinggi, kompleksiti rancangan PCB telah meningkat jauh. Bagaimana untuk mengawal kualiti kompleks desain PCB secara efektif adalah topik yang kita hadapi. Selepas memperkenalkan perisian Trilogy 5000 VALOR, proses untuk melaksanakan DFM (teknologi analisis kemudahan) ke seluruh proses desain PCB produk telah diterangkan, dan dibandingkan dengan kaedah desain dan pemeriksaan tradisional PCB. Mekanisme penyelidikan reka-reka PCB boleh membantu reka-reka, proses, penghasilan dan staf pemeriksaan kualiti dalam kawalan kualiti proses siklus hidup produk. Sebagai alat yang berkuasa untuk ulasan automatik sebelum rancangan PCB selesai untuk produksi, ia meningkatkan kadar kejayaan pertama rancangan PCB. Kurangkan siklus pembangunan produk.

Dengan pembangunan cepat produk elektronik, sejumlah besar peranti integrasi tinggi seperti BGA, QFP, PGA dan CSP telah digunakan dalam rancangan PCB. Kompleksitas PCB juga meningkat sangat. Design dan penghasilan PCB berikutnya adalah sukar, dan sukar untuk diuji. Masalah produksi seperti tentera yang lemah, kecocokan peranti dan penyelamatan yang sukar. Ini menyebabkan lambat dalam seluruh masa pembinaan produk, siklus pembangunan yang lebih panjang, peningkatan kos, kadar perbaikan produk yang tinggi, dan bahaya kualiti produk yang berpotensi. Pada masa yang sama, produk tersebut tidak boleh memenuhi keperluan masa pendek, kepercayaan tinggi dan kestabilan tinggi produk tentera.

Dalam proses desain dan produksi sebenar, kami memperkenalkan konsep "desain untuk kemudahan" melalui aplikasi perisian VALOR Trilogy 5000 DFM fungsi, dan memindahkan pusat kualiti desain produk ke hadapan. Incorporate manufacturing rules in the design phase and establish a new PCB design process, as shown in Figure 1. Untuk mengurangi sambungan siklus disebabkan perubahan rancangan, kualiti dan efisiensi produksi dijamin. Solve or discover all possible quality hazards in the early stage of manufacturing, minimize the number of iterations of product development, reduce costs, and improve the market competitiveness of products. Ia juga membuat kualiti produk tidak berkaitan dengan perisian desain yang digunakan, dan tidak ada hubungannya dengan aras desainer, membolehkan perusahaan memasuki pengurusan piawai.

1. Konsep teknologi DFM

   
   

Teknologi DFM, iaitu, teknologi kemudahan penghasilan, terutamanya mempelajari hubungan antara rancangan fizikal produk itu sendiri dan berbagai bahagian sistem penghasilan, dan menggunakannya dalam rancangan produk untuk mengintegrasikan seluruh sistem penghasilan untuk optimasi keseluruhan. Teknologi DFM boleh mengurangkan siklus pembangunan dan kos produk, supaya ia boleh ditempatkan ke dalam produksi dengan lebih lancar. Dengan kata lain, DFM adalah untuk mencari dan menyelesaikan masalah awal dalam seluruh bulan hidup produk.

2. Aplikasi perisian DFM

Analisis DFM Trilogy 5000 terutamanya termasuk analisis reka-reka penghasilan papan ringan, analisis kumpulan dan analisis senarai rangkaian.

2.1 Persiapan untuk analisis

Penyediaan analisis DFM sangat penting, ia adalah dasar semua analisis dan prerekwiżit untuk sama ada analisis DFM boleh teruskan. Lima item berikut adalah persiapan utama.

2.1.1 Output ODB++ data yang dijana oleh reka PCB melalui alat EDA

Data ODB++ adalah format data piawai industri. Ia menggabungkan data pemprosesan dan kumpulan tradisional seperti maklumat rangkaian PCB, hubungan tumpukan, maklumat komponen, maklumat pemprosesan papan cetak, maklumat bahan, dan pelbagai data produksi termasuk prosedur tempatan dan prosedur ujian dll. dikumpulkan bersama-sama. Dijana oleh generator data ODB++ yang disimpan dalam alat desain EDA. Serahkan dasar pemeriksaan lengkap dan benar untuk VALOR Trilogy 5000 DFM.

2.1.2 Senarai BOM lengkap berdasarkan setiap reka PCB

Membaca dalam senarai BOM adalah untuk mengatur BOM desain PCB ke dalam format BOM yang dikenali oleh sistem VALOR Trilogy 5000, dan sepadan dengan perpustakaan pakej pembuat dan VPL setiap peranti. Masalah yang kita hadapi dalam produksi massa (proses rancangan PCB tradisional) apabila sepadan dengan senarai BOM adalah bahawa BOM yang secara automatik dijana oleh alat EDA kita konsisten dengan sistem pembelian bahan syarikat, dan sistem pembelian bahan adalah untuk boleh dibaca. Nama penghasil peranti rumah kebanyakan disebut dalam bahasa Cina, dan model peranti biasanya mengandungi beberapa bahasa Cina yang ditandai. Untuk padanan senarai BOM dalam perisian VALOR, pautan yang sepadan dengan penghasil tidak dapat dicapai. Melalui eksperimen berulang-ulang, mempertimbangkan bahawa kod bahan sepadan dengan setiap peranti, ia tidak akan berlaku bahawa peranti berbeza menggunakan satu kod bahan, yang unik. Oleh itu, apabila menerangkan BOM, kita tetapkan atribut kod bahan kepada MPN (Nombor Bahagian Manufaktor), dan tetapkan atribut dua lajur model pembuat dan peranti untuk menerangkan, dan tetapkan atribut kod unit ini kepada Manufaktor (Pembuat), hanya ada satu pembuat yang sepadan dengan semua model peranti, iaitu nama kod unit. Selepas ini dilaksanakan, langkah yang sepadan dengan senarai BOM sangat mudah, dan banyak masalah yang telah diserang kita, seperti nama pembuat yang tidak tepat dan tidak dikenali dalam bahasa Cina, yang telah dijana apabila pembuat yang sepadan dengan bijak dihindari.

Proses membaca dalam BOM boleh mengesahkan ketepatan senarai BOM desain PCB, dan mencari lebih awal fenomena bahawa pakej yang digunakan dalam desain PCB tidak sepadan dengan perpustakaan peranti sebenar komponen, dan menghasilkan laporan keputusan pemeriksaan, yang penting untuk desain PCB. Katanya ia adalah proses pemeriksaan awal yang sangat baik. Jika format BOM syarikat pasti, proses membaca BOM boleh dipadamkan lagi dengan membuat templat.

2.1.3 Tubuhkan perpustakaan pakej sebenar VPL berdasarkan kod bahan syarikat

Dengan mengkonsultasi manual peranti, gunakan alat perpustakaan 5000 VALOR Trilogy PLM untuk membina perpustakaan pakej sebenar bagi setiap peranti. Pustaka VPL mengandungi tanda, spesifikasi pembuat, dan saiz pakej sebenar komponen. Pustaka VPL berbeza dari pustaka pakej desain PCB, ia adalah pustaka pakej komponen tiga dimensi yang menggambarkan saiz sebenar komponen.

Dalam nama perpustakaan pakej VPL, kami menggunakan kaedah nama lalai VPL, tetapi tambah atribut U_PCB_PACKAGE ke atribut pakej, dan tulis nilai atribut ini ke dalam nama pakej EDA. Keuntungan adalah apabila anda klik pada peranti yang anda ingin perhatikan semasa analisis DFM, anda boleh secara intuitif melihat nama pakej EDA yang sepadan dengan peranti ini, yang memudahkan lokasi dan paparan pakej tersebut dan menyimpan masa.

Penciptaan perpustakaan pakej VPL adalah proses akumulasi secara perlahan. Anda boleh mula dengan resistor dan kondensator. Guna perisian COPYPART yang diberikan oleh VALOR untuk mengatur pakej penentang atau kondensator ke dalam jadual Excel, dan jalankan melalui pemprosesan batch. Pustaka pakej VPL bagi semua peranti dalam jadual boleh dibina pada satu masa. Dari ribuan pakej di perpustakaan pakej EDA bagi unit umum, dua pertiga daripada pakej ini patut terdiri dari resistor dan kondensator. Jika kaedah di atas digunakan, penangkap dan kondensator patut ditetapkan dahulu, yang akan meletakkan dasar yang kuat dan kepercayaan untuk menetapkan perpustakaan VPL. ; Kedua, beberapa komponen penting seperti sambungan dan CPU patut ditetapkan. Ini boleh memastikan selepas analisis kumpulan setiap papan cetak, papan cetak yang dimasukkan ke dalam produksi sekurang-kurangnya tidak akan kelihatan tidak dapat digunakan; kedua, ia patut ditetapkan Pakej VPL peranti yang lebih mahal menjamin kadar kejayaan pertama papan cetak yang mengandungi peranti berharga. Jika peranti mahal rosak semasa proses pemasangan disebabkan ralat pakej, ia akan menjadi kerugian besar bagi syarikat. . Kemudian tetapkan perpustakaan VPL peranti yang biasa digunakan. Sebagaimana perpustakaan VPL secara perlahan-lahan diperiksa, perpustakaan VPL secara perlahan-lahan ditetapkan, sehingga kebanyakan papan cetak boleh dianalisis untuk kemampuan pemasangan.

2.1.4 Takrifkan ciri-ciri peranti

Sebagai dasar untuk semua pemeriksaan, pembangunan pangkalan data pengurusan peraturan ERF adalah penting. Dalam rancangan dan produksi sebenar, kami telah mengumpulkan spesifikasi pembuatan papan cetak, mengatur spesifikasi rancangan dan spesifikasi proses pembuatan unit rancangan, menganalisis dan dibandingkan satu per satu, dan menetapkan pangkalan data pengurusan peraturan ERF yang sesuai dengan syarikat kami. Ia secara perlahan-lahan diperbaiki dalam praktek. Pustaka pengurusan peraturan ERF termasuk pustaka pengurusan peraturan analisis papan ringan dan pustaka pengurusan peraturan analisis kumpulan.

2.2 Rancangan untuk kemampuan pemasangan

Apabila bentangan PCB papan cetak pada dasarnya selesai:

1) Import data ODB++;

2) Import senarai BOM desain;

3) Panggil perpustakaan pakej sebenar VPL dan perpustakaan pengurusan peraturan pengurusan pengaturan pengaturan ERF yang sepadan dengan kod bahan yang ditetapkan;

4) Menurut keperluan pemasangan papan cetak yang berbeza, tetapkan proses pemasangan yang sepadan, dan bahagikan kawasan proses untuk papan cetak;

5) Takrifkan atribut peranti;

6) Lakukan pemeriksaan kumpulan, menghasilkan grafik visual, dan secara automatik menghasilkan laporan analisis kumpulan.

Pemeriksaan kemampuan melibatkan pemeriksaan seperti pemeriksaan pakej komponen, pemeriksaan titik tanda, analisis komponen, analisis pad, analisis korespondenci pad dan pin, analisis titik ujian, dan analisis pembukaan templat. Item pemeriksaan di atas semua termasuk sub-item. Contohnya, analisis komponen termasuk ruang komponen, arah komponen, tinggi komponen, skrin sutra komponen, dan kawasan terlarang komponen. Melalui pemeriksaan, boleh dilihat bahawa komponen dan pads PCB tidak sepadan, gangguan bertentangan komponen, dan masalah penyelamatan komponen.

Dengan peningkatan kompleksiti rancangan PCB, papan cetak akan mengandungi ribuan peranti, dan peranti interposing dan peranti penyelesaian permukaan yang sangat padat disebarkan. Selepas bentangan papan cetak selesai, ribuan Pelarasan skrin sutra bagi pelbagai peranti juga banyak kerja, dan kerja yang rumit semacam ini pasti akan menyebabkan kedudukan tag tidak masuk akal atau bahkan terbalik ke bawah. Perisian desain EDA biasa tidak menyediakan item semak untuk masalah semacam ini, jadi apabila masalah semacam ini berlaku, ia sering ditemui selepas nyahpepijat selepas papan cetak diproses dan peranti dipasang. Ia membawa banyak masalah kepada pengumpulan dan penyahpepijatan kemudian, menunda kemajuan penyelidikan dan pembangunan produk, dan membawa kerugian ekonomi. Melalui analisis komponen, masalah penyesuaian nombor bit yang dipaparkan dalam Figur 2 boleh mudah diperiksa. Ia menggantikan proses pemeriksaan manual penjana PCB, meningkatkan efisiensi, dan menjamin kualiti rancangan PCB kita. Pemeriksaan ini sangat bermakna untuk rancangan PCB kita.

Saiz garisan nombor bit Figure 2

Analisis jarak komponen menyediakan kaedah untuk pemeriksaan jarak peranti terlalu dekat yang sering kita jumpa dalam rancangan PCB. Keperluan ruang antara komponen berbeza berbeza, dan tinggi juga berbeza, yang boleh ditetapkan melalui jadual persamaan bagi ciri-ciri ERF dan peranti. Dengan menelefon perpustakaan VPL, kami menganalisis sama ada ruang berbeza bagi pelbagai komponen memenuhi keperluan. Seperti yang dipaparkan dalam Gambar 3, jarak antara kedua-dua komponen terlalu dekat, yang membawa kepada tin yang tidak cukup pada pins komponen pendek disebabkan perbezaan ketinggian dua komponen semasa soldering gelombang, yang boleh menyebabkan soldering kosong atau soldering maya.

Figure 3 Jarak antara dua komponen terlalu dekat

Analisis pakej komponen adalah terutamanya untuk memeriksa kebaikan pakej komponen pada PCB. Pemeriksaan ini sangat penting. Dalam rancangan PCB, ralat yang sepadan dengan pakej komponen atau ralat pemasangan pustaka pakej secara langsung menyebabkan papan cetak yang diproses tidak dapat digunakan, dan ia mesti dihasilkan semula. Ini bukan sahaja membuang-buang kos, mengurangkan efisiensi, tetapi juga kehilangan kompetitif pasar.

Seperti yang dipaparkan dalam Gambar 4, kotak kelabu adalah saiz peranti sebenar perpustakaan VPL. Compared with the black PCB design data below, it is obvious that the package pad design is unreasonable, the pad welding part is reserved too short, and the pad width is not enough, which is easy to cause Welding during the welding process.

Melalui aplikasi analisis kemampuan pemasangan, ketepatan rancangan PCB diperbaiki. Oleh kerana kami telah memasukkan banyak keperluan pemprosesan dari pembuat pemprosesan ke dalam peraturan ERF, bilangan komunikasi back and forth dengan pembuat pemprosesan telah dikurangkan, dan efisiensi dan kadar kejayaan pertama produksi papan cetak telah diperbaiki.

Figure 4 Design pad tidak masuk akal

2.3 Analisis senarai rangkaian

Apabila bentangan PCB selesai, data ODB++ yang dijana semasa rancangan akan diekstrak, dan senarai rangkaian dianalisis. Dengan membandingkan rangkaian piawai, ralat desain (sirkuit terbuka atau sirkuit pendek) integriti rangkaian akan dikenalpasti secara langsung dalam graf. Walaupun litar terbuka dan litar pendek tanah kuasa boleh dilaporkan dengan tepat oleh mod pemeriksaan yang diubah ke Pin-Point. Fungsi ini boleh membantu pemeriksa PCB mencari masalah pemeriksaan PCB yang tidak lengkap disebabkan oleh pengalaman yang tidak cukup, sehingga pemeriksa PCB boleh mengesahkan integriti data desain akhir sebelum produk ditempatkan ke dalam produk.

2.4 Analisis papan cahaya

Menurut perpustakaan pengurusan peraturan analisis papan ringan ERF, ekstrak data ODB++ yang dijana oleh rancangan PCB untuk memeriksa kemudahan penghasilan papan ringan PCB. Analisis papan cahaya PCB mengandungi analisis pengeboran, analisis isyarat, analisis lapisan kuasa, analisis topeng solder dan analisis skrin sutra.

Kerana penjana PCB berbeza mempunyai aras dan kaedah rancangan berbeza, dalam proses rancangan PCB, disebabkan pengalaman berbeza, peraturan untuk menetapkan bentangan dan laluan berbeza, dan kualiti rancangan juga sangat berbeza. Bagaimana membuat kualiti PCB dikawal. Kita akan merefleksikan semua keperluan dan spesifikasi rancangan dalam pemeriksaan analisis papan ringan dengan menetapkan perpustakaan pengurusan peraturan analisis papan ringan ERF.

Contohnya, dalam rancangan PCB, saiz plat muka yang mengisolasi panas patut ditetapkan mengikut keperluan kuasa sumber kuasa yang berbeza. Jika plat muka yang mengisolasi panas terlalu kecil atau diblokir, ia akan menyebabkan penyebaran panas terlalu cepat semasa penyelesaian, kemudahan tentera yang lemah, dan sambungan tidak dapat memenuhi keperluan kuasa, dll. Masalah. Namun, selama perisian desain PCB memenuhi keperluan lebar baris sambungan, ia tidak akan meminta ralat.

Seperti yang diperlihatkan dalam Figure 5, ia adalah kes bahawa wajah yang mengisolasi panas terlalu kecil. Analisis panel optik akan memeriksa mengikut tetapan peraturan ERF, dan kelasukan meminta sama ada ia memenuhi keperluan penyebaran panas dan kuasa sambungan, dan mengelak ralat disebabkan oleh faktor seperti pengalaman.

Aplikasi teknologi DFM dalam rekaan PCB

Figure 5 The heat-insulating face plate is too small

Selain itu, alat reka PCB kami hanya menyediakan item pemeriksaan antara garis dicetak dan pads, dan tidak menyediakan pemeriksaan jarak antara garis dicetak dan topeng solder. Seperti yang dipaparkan dalam Gambar 6, selepas analisis papan optik, ia boleh ditemui bahawa baris dicetak terlalu dekat dengan topeng askar, yang mengelakkan kebocoran tembaga garis dicetak yang dihasilkan, dan oksidasi tembaga akan mempengaruhi secara langsung kualiti isyarat. Masalah kualiti ini yang mungkin terkena selepas waktu yang lama digunakan juga perlu dipertimbangkan apabila kita memeriksa PCB.

Aplikasi teknologi DFM dalam rekaan PCB

Figure 6 Kabel terlalu dekat dengan topeng askar

Dalam analisis panel ringan, jika anda salin setiap langkah pemeriksaan ke dalam senarai pemeriksaan (Senarai Semak), anda boleh mudahkan operasi setiap pemeriksaan. Anda juga boleh nyatakan kekunci pintasan, dan and a boleh melakukan analisis panel ringan dengan menekan butang, yang mengurangkan muatan kerja pemeriksaan.

2.5 Penyegerakan Perisian

Bila pangkalan data EDA dibaca sebagai ODB++, Trilogy 5000 boleh menyediakan grafik cerdas untuk disambung ke alat EDA. Mengguna kekunci pintasan yang ditetapkan oleh perisian, perancang boleh segerakkan secara langsung dari skrin Trilogy5000 ke bingkai dan lokasi yang sama yang dipaparkan pada alat EDA, yang menyediakan kita kesehatan besar dalam mencari titik ralat dalam alat EDA dengan cepat dan mudah.

3. Perbezaan antara perisian DFM dan fungsi pemeriksaan perasian desain PCB

Alat perisian DFM berdasarkan peraturan produksi sebenar, sementara pemeriksaan perisian desain PCB hanya berdasarkan peraturan desain, yang merupakan alat dalam dua medan yang berbeza.

Analisis dalam perisian desain PCB secara umum dilaksanakan kepada jabatan desain, dan data diperiksa pada hujung belakang desain untuk memastikan tiada masalah yang melanggar peraturan elektrik, fokus pada realizasi fungsi logik; DFM dilaksanakan kepada jabatan proses dan jabatan pemasangan produksi untuk memastikan desain Data memenuhi semua keperluan penghasilan, pemasangan dan ujian.

Fungsi analisis kemudahan penghasilan modul berkaitan dalam perisian desain PCB adalah relatif mudah, dan peraturan tidak cukup kaya. Alat seperti analisis kemampuan pemasangan dan analisis kemampuan ujian tidak tersedia.

4. Kesimpulan

Perisian DFM menyediakan kita program pemindahan automatisis reka PCB yang meliputi, yang membuat produk kita lebih standardisasi. Walaupun dengan perisian merancang PCB yang berbeza dan perancang PCB yang mempunyai pengalaman yang berbeza, kualiti produk yang direka oleh perancang PCB dijamin. Buat penyelidikan proses berpartisipasi dalam semua tahap rancangan produk secara paralel, selesaikan dan temukan semua bahaya kualiti penghasilan tersembunyi dalam tahap rancangan, dan meningkatkan kualiti rancangan PCB kami. Efisiensi pemprosesan papan sirkuit cetak, pengurusan proses dan proses peralatan elektrik telah meningkat jauh, kualiti produk telah meningkat, biaya produk dan cikel pembangunan telah dikurangkan, dan kepekatan produk telah meningkat.

Selain itu, aplikasi perisian DFM juga menyebabkan standardisasi proses. Melalui spesifikasi DFM, jabatan desain dan penghasilan terhubung secara organik, dan pada masa yang sama, standardisasi peralatan ujian produksi dicapai. Berdasarkan kecenderungan semasa pengeluaran produk, ia akan menjadi mungkin untuk menyadari pemindahan khas teknologi produk, yang menyebabkan penyelesaian pembangunan lebih besar perusahaan.