Data PCB - Simulasi papan PCB kelajuan tinggi untuk Integriti Kuasa

Dengan pinggir isyarat yang semakin cepat, masalah yang dihadapi oleh perancang digital kelajuan tinggi hari ini Papan PCB tidak dapat dibayangkan beberapa tahun yang lalu. Untuk perubahan pinggir isyarat kurang dari 1 nanosekund, Tekanan antara lapisan bekalan kuasa dan lapisan tanah pada PCB tidak sama di mana-mana pada papan sirkuit, yang mempengaruhi bekalan kuasa cip IC dan menyebabkan ralat logik cip. Untuk memastikan operasi yang betul peranti kelajuan tinggi, perancang patut menghapuskan perubahan tegangan tersebut dan menyimpan laluan distribusi kuasa-impedance rendah. Untuk melakukan ini, anda perlu tambah kondensator pemisahan ke papan sirkuit untuk mengurangkan bunyi yang dijana oleh isyarat kelajuan tinggi pada pesawat kuasa dan tanah. Anda perlu tahu berapa banyak kondensator untuk digunakan, apa nilai setiap kondensator patut, dan di mana untuk meletakkannya di papan. Di satu sisi, anda mungkin perlukan banyak kondensator, dan di sisi lain, ruang di papan sirkuit terbatas dan berharga, dan perincian ini boleh membuat atau pecahkan rancangan.

Pendekatan desain percubaan-dan-ralat adalah memakan masa dan mahal, sering menghasilkan desain berlebihan yang menambah biaya penghasilan yang tidak diperlukan. Penggunaan alat perisian untuk simulasi dan optimasikan reka-reka papan dan penggunaan sumber papan adalah pendekatan yang lebih praktik untuk reka-reka yang diuji secara berulang kali untuk berbeza konfigurasi papan. Artikel ini memperlihatkan proses ini menggunakan desain papan sirkuit xDSM (Dense Subcarrier Multiplexing) untuk rangkaian tanpa wayar serat/broadband. Alat simulasi perisian menggunakan SIwave Ansoft, yang berdasarkan teknologi unsur tamat gelombang penuh hibrid dan boleh mengimport desain papan secara langsung dari alat bentangan Cadence Allegro, Mentor Graphics BoardStation, Synopsys Encore, dan Zuken CR-5000 Board Designer. Figure 1 adalah bentangan PCB desain dalam SIwave. Oleh kerana struktur PCB adalah planar, SIwave boleh melakukan secara efektif analisis komprensif, dan output analisis ia termasuk resonansi papan, impedance, S-parameter rangkaian terpilih, dan model Spice yang sama dalam sirkuit. Dimensi papan xDSM, iaitu pesawat kuasa dan tanah, adalah 11 x 7.2 inci (28 x 18.3 cm). Kuasa dan lapisan tanah kedua-dua adalah 1.4 mil tebal foli tembaga dipisahkan oleh 23.98mil tebal substrat. Untuk memahami rancangan papan, pertama, pertimbangkan ciri-ciri papan kosong (tiada komponen diletak) papan xDSM. Bergantung pada masa naik isyarat kelajuan tinggi di papan, anda perlu memahami perilaku papan dalam domain frekuensi hingga 2GHz. Figure 2 menunjukkan distribusi tekanan apabila isyarat sinusoidal menggairahkan papan untuk resonan pada 0.54GHz. Begitu juga, papan resonan pada 0.81GHz dan 0.97GHz dan atas. Untuk memahami lebih baik, and a juga boleh simulasi distribusi tekanan antara tenaga dan pesawat tanah dalam mod resonan pada frekuensi ini.

Dalam mod resonan pada 0.54GHz, perbezaan tekanan antara pesawat kuasa dan pesawat tanah di tengah papan berubah kepada sifar. Sama berlaku untuk beberapa mod resonan frekuensi yang lebih tinggi. Tetapi ini bukan kes dalam semua mod resonan, contohnya dalam mod resonan tertib lebih tinggi pada 1.07GHz, 1.64GHz, dan 1.96GHz, variasi perbezaan tegangan di tengah papan bukan sifar. Mencari titik perubahan ketinggalan sifar membantu kita meletakkan peranti yang memerlukan perubahan semasa yang besar dalam jangka pendek masa. Contohnya, jika cip FPGA Xinlix ditempatkan pada papan sirkuit, cip akan menghasilkan perubahan 2A dalam semasa input dalam 0.2 nanosekund. Perubahan semasa yang besar dalam masa singkat akan menyebabkan masalah integriti kuasa papan sirkuit, yang akan menyebabkan papan sirkuit menghasilkan berbagai mod resonans, yang menyebabkan tekanan yang tidak sama pada lapisan bekalan kuasa dan lapisan tanah. Namun, beberapa mod resonan mempunyai sifar karakteristik keluar di tengah papan, jadi meletakkan cip FPGA di sini mengelakkan mod resonan frekuensi rendah ini di papan. Cip FPGA tidak boleh menggairahkan mod resonan frekuensi rendah ini kerana menyambung ke mod resonan ini dari tengah papan tidak akan mungkin. Lengkung ungu menunjukkan resonansi yang disebabkan bila cip di tengah papan melukis arus dari pesawat kuasa. Sebenarnya, puncak muncul pada frekuensi resonan tertib-tinggi 1.07GHz, 1.64GHz, dan 1.96GHz, tetapi tidak pada frekuensi resonan tertib-rendah 0.54GHz, 0.81GHz, dan 0.97GHz, seperti yang kita harapkan. Lengkung ungu menunjukkan resonansi disebabkan apabila cip di tengah papan melukis arus dari pesawat kuasa; lengkung hijau menunjukkan balasan apabila cip ditempatkan di luar tengah.

Walaupun penempatan dan penempatan peranti boleh membantu mengurangi masalah integriti kuasa, mereka tidak menyelesaikan semua masalah. Pertama, anda tidak boleh meletakkan semua komponen kritik di tengah papan. Typically, device placement flexibility is limited. Kedua, sentiasa ada beberapa mod resonan yang akan teruja di mana-mana lokasi tertentu. Contohnya, lengkung hijau dalam Figur 3 menunjukkan bahawa apabila anda meletakkan cip keluar-tengah sepanjang beberapa paksi, mod resonan 0.54GHz akan teruja. Kunci untuk sukses merancang PDS papan sirkuit (sistem distribusi kuasa) ialah menambah kapasitor pemisah di lokasi yang sesuai untuk memastikan integriti bekalan kuasa dan memastikan bunyi lompat tanah cukup kecil dalam julat frekuensi yang cukup luas.

Menyahkopol kondensator

Bayangkan FPGA tenggelam 2A pada pinggir yang meningkat 0.2ns, pada titik mana tekanan bekalan diterangkan secara sementara (keluar) dan tekanan pesawat tanah ditarik secara sementara (lompatan tanah). Ukuran variasinya bergantung pada pengendalian papan dan kapasitor pemisahan pada pins bias cip untuk menyediakan semasa (Gambar 4a). Oleh kerana nilai sementara bagi semasa ialah 2A, nilai sementara bagi tensi ditentukan oleh V=Z ×I, Z adalah impedance yang dilihat dari hujung cip, oleh itu, untuk menghindari penukaran puncak bagi tensi, dalam julat frekuensi dari DC ke lebar band isyarat, nilai Z mesti berada di bawah ambang tertentu. Ukuran variasinya bergantung pada pengendalian papan dan kapasitor pemisahan pada pins bias cip untuk menyediakan semasa; untuk mengelakkan titik tegangan, nilai Z mesti berada di bawah frekuensi tertentu dalam julat frekuensi dari DC hingga lebar kawasan isyarat. nilai ambang. Bahagian garis dotted dalam figur adalah kawasan sasaran yang impedance PDS sepatutnya bertemu. Dalam rancangan ini, untuk menjaga integriti kuasa, perubahan tenaga kuasa-ke-tanah mesti disimpan dalam 5% dari nilai piawai 3.3V. Oleh itu, bunyi tidak boleh lebih besar daripada 0.05×3.3V=165 mV. Menurut ini, impedance PDS boleh dihitung menurut undang-undang Ohm: 165mV/2A=82.5mΩ

. Untuk frekuensi, biasanya 1 kHz atau lebih rendah - bekalan kuasa memenuhi ciri-ciri impedance, dan struktur bekalan kuasa dan pesawat tanah biasanya tidak menghancurkan ciri-ciri impedance kerana mereka menunjukkan ciri-ciri perlahan rendah dan indunan. Dan apabila frekuensi lebih tinggi daripada 1kHz, induktan antara satu laluan semasa cukup besar untuk menyebabkan tekanan melebihi nilai had, menurut Untuk frekuensi yang lebih tinggi, kondensator penyahpautan diperlukan sebagai sambungan impedance rendah antara pesawat kuasa dan pesawat tanah. Lebar banding isyarat yang diperlukan untuk memenuhi keperluan impedance PDS boleh diharapkan dengan persamaan berikut: Dalam rancangan ini, lebar bandnya adalah 1.75 GHz.

Untuk mencapai lebar jalur lebar, biasanya perlu meletakkan banyak kondensator keramik frekuensi tinggi di kawasan isyarat MHz dan meletakkan kondensator elektrolitik yang lebih besar di kawasan isyarat kHz. Bersama dengan komponen lain, matriks kondensator ini mengambil ruang papan yang berharga. Prototip fizik tidak diperlukan dalam kaedah desain percubaan-dan-ralat, dan teknologi prototip maya membolehkan perancang untuk menyelesaikan masalah ini tanpa perlukan prototip fizik. Melukis PDS untuk papan PCB, seperti papan xDSM dalam contoh ini, menggunakan SIwave untuk meletakkan port pada cip IC dan menghitung impedance input papan dalam lebar band yang sesuai. Lengkung merah dalam Gambar 5 menunjukkan impedance tanpa kondensator di papan. Kedua paksi impedance dan paksi frekuensi mengambil koordinat logaritmi. Simulasi menunjukkan kesan kapasitasi papan sendiri dan mengabaikan gelung semasa yang rendah disebabkan melalui bekalan kuasa. Seperti yang anda lihat dari graf, impedance meningkat dengan frekuensi yang menurun, tetapi kerana gelung melalui bekalan kuasa juga mempunyai impedance rendah, hubungan ini tidak ketat. Lengkung merah menunjukkan impedance apabila tiada kondensator pada papan sirkuit; lengkung biru gelap adalah karakteristik impedansi selepas direka semula; lengkung biru cahaya adalah lengkung impedance selepas menambah matriks kondensator 10nF; lengkung warna menunjukkan matriks kondensator 1nF ditambah lagi. hasilnya. Menurut Z=1/((j ·C)), garis lurus dalam lengkung merah menunjukkan bahawa kapasitas papan itu sendiri adalah 74nF. Untuk menjaga impedance di bawah impedance sasaran 82.5mΩ pada 1MHz, nilai kondensator sepatutnya sekurang-kurangnya 2µF â™hampir 30 kali kapasitasi papan sendiri. Untuk ini, matriks kondensator 22 0.1μF perlu ditambah dahulu. Lengkung biru gelap dalam figur adalah karakteristik impedance yang direka semula. Dalam kebanyakan julat frekuensi, rancangan memenuhi keperluan karakteristik impedance. Tetapi pada hujung tinggi lebar band, ESL kondensator (induktansi siri yang sama), ESR (resistensi siri yang sama), dan induktansi tambahan disebabkan oleh ruang kondensator membuat lengkung impedance tidak memenuhi keperluan karakteristik impedance. Oleh kerana kondensator yang lebih kecil mempunyai nilai ESL dan ESR yang lebih kecil, menambah bypass membantu memperbaiki ciri-ciri frekuensi tinggi mereka. Lengkung biru cahaya dalam Figur 5 adalah lengkung impedance selepas menambah matriks kondensator 10nF lain. Lengkung hijau menunjukkan hasil selepas menambah matriks kondensator 1nF lagi. Tambahan setiap matriks kapasitasi meningkatkan ciri-ciri impedance, tetapi hasilnya masih cukup untuk memenuhi ciri-ciri impedance. Pada tahap ini desain, desainer boleh menambah simulasi elektromagnetik bersama dengan simulasi sirkuit untuk menyelesaikan desain. Pendekatan ini membolehkan perancang untuk memmodelkan impedance sisi rendah, termasuk kesan muatan bekalan kuasa. Ia juga boleh secara langsung mencipta bunyi pada pins kuasa untuk mengesahkan secara langsung bunyi pesawat kuasa, menghindari rancangan overhead tidak perlu disebabkan oleh analisis berlebihan impedance pesawat kuasa.

Port input dan output sepatutnya ditambah pada lokasi yang dipilih. Port telah ditambah pada satu cip IC di atas, dan kemudian port patut ditambah pada hujung input kuasa, dan dua port patut ditambah pada kedudukan penyelesaian dua cip lain. Kemudian dalam SIwave, anda boleh melakukan penyelidikan kabel lebar untuk mendapatkan matriks penyebaran parameter-S-4x4 di seluruh lebar kabel. Spice-Wave Penuh boleh digunakan untuk menghasilkan fail sirkuit yang serasi-Spice untuk analisis lanjut dalam persekitaran simulasi sirkuit. Dalam fail sirkuit yang dijana, papan PCB berada di tengah sirkuit. Fail sirkuit juga mengandungi model FPGA - sumber semasa dengan sond semasa dan sond tenaga berbeza. Sirkuit Spice yang dicipta oleh Spice Gelombang Penuh juga termasuk tiga matriks kondensator yang disebut di atas. Menambah matriks kondensator keempat di IC akan mengurangi lagi impedance sisi tinggi. Sirkuit juga mengandungi bekalan kuasa DC dengan jumlah kecil kondensator pemisahan yang berlainan dari 1nF hingga 100µF. Juga termasuk model dua cip IC lainnya, dikelilingi dengan tata kecil kondensator 100nF.

Lengkung biru dan hijau mewakili lengkung integriti kuasa cip IC tanpa menambah dan menambah set matriks kondensator, sama ada; lengkung merah mewakili perubahan tiba-tiba semasa input cip. Hasil simulasi bunyi bagi tekanan bekalan kuasa FPGA dipaparkan. Lengkung merah mewakili perubahan tiba-tiba dalam semasa input cip - perubahan semasa dari 0A ke 2A dalam 0.unit synonyms for matching user input. Lengkung biru mewakili lengkung tegangan cip IC tanpa menambah set matriks kondensator. Berbanding dengan 3.3V, perubahan tegangan sudah sangat kecil, tetapi ia masih melebihi spesifikasi 5%. Lengkung hijau mewakili lengkung pengalihan tegangan selepas menambah kumpulan keempat matriks kondensator, dan rancangan akhir memenuhi spesifikasi yang memerlukan bunyi bekalan kuasa kurang dari 165mV. Cip lain di papan boleh dianalisis dengan cara yang sama untuk memastikan bahawa mereka tidak terpengaruh oleh jatuh kuasa dan lompatan tanah. In this example, dua cip lain melukis 100 mA dan 50 mA respectively, dan kontribusi mereka kepada bunyi suara agak kecil. Papan PCB-level design of high-speed circuits is very challenging. Untuk memastikan operasi yang betul bagi litar, PDS sirkuit perlu dirancang dengan hati-hati, termasuk menambah ratusan kondensator penyahpautan pada papan sirkuit dan memilih nilai kondensator yang sesuai dan lokasi sesuai dengan keperluan. Menggunakan kaedah simulasi prototip maya selain kaedah percubaan dan desain ralat untuk optimize desain integriti kuasa bagiPapan PCB boleh kurangkan siklus desain dan simpan kos desain.