Berita PCB - Skema reka PCB kelajuan tinggi berdasarkan PADS2004

1 Perkenalan

Dengan peningkatan teknologi IC, pemproses dari ratusan megahertz ke beberapa gigahertz telah menjadi sangat popular. Kaedah reka PCB kelajuan rendah masa lalu tidak lagi dapat memenuhi keperluan untuk meningkatkan pembangunan maklumat. Penggunaan alat EDA untuk menganalisis dan menyelesaikan desain kelajuan tinggi Masalah adalah cara yang efektif. Dalam proses desain, alat EDA menganalisis data model peranti input, dan secara langsung melaporkan keputusan kepada desain. Name Ini memperpendek siklus pembangunan dan menghindari buang-buang kuasa kerja dan sumber keuangan.

2 Komposisi Sistem

Platform ujian ini mengadopsi MC9328MX1 dalam cip siri Dragonball Motorola, kelajuan jam CPU ialah 200MHz; SDRAM adopts SUMSUNG's synchronous K4S281632E, the clock speed is above 100MHz. Kerana densiti kawat bas alamat dan bas data relatif besar, kelajuan relatif tinggi, dan sistem mempunyai keperluan tinggi untuk integriti isyarat, perisian desain PADS2004 MENTOR diterima, yang mengintegrasikan desain skematik, Bentangan PCB dan analisis simulasi kelajuan tinggi. Ia boleh menyelesaikan masalah integriti isyarat dan perbualan salib dalam rancangan PCB, meningkatkan tingkat sukses rancangan.

Jalur yang paling kritikal dalam sistem adalah laluan sambungan antara SDRAM dan MC9328MX1. Integriti isyarat mereka mempengaruhi secara langsung sama ada sistem boleh berfungsi secara biasa. Dalam rancangan PCB, alat simulasi kelajuan tinggi perisian PADS2004 digunakan untuk simulasi. HyperLynx termasuk LineSim dan BoardSim. LineSim adalah alat simulasi sebelum kawat dan BoardSim adalah alat simulasi selepas kawat. Model simulasi mengadopsi model IBIS, dan model IBIS mengadopsi bentuk jadual I/V dan V/T untuk menggambarkan ciri-ciri unit I/O sirkuit integrat digital dan pin. Kerana model IBIS tidak perlu menggambarkan rancangan dalaman unit I/O dan parameter penghasilan transistor, ia diterima dan disokong oleh penghasil semikonduktor. Sekarang pembuat sirkuit integrasi digital utama boleh menyediakan model IBIS yang sepadan semasa menyediakan cip.

Ralat sistem 3

3.1 Penghapusan kuasa

Distribusi rangkaian lapisan kuasa dalam desain papan papan sistem kelajuan tinggi sangat penting. Dalam bentangan PCB, integriti bekalan kuasa mesti pertama dianggap pada papan PCB, yang secara langsung mempengaruhi integriti isyarat papan PCB akhir. Dalam banyak kes, penyebab utama penyelesaian isyarat ialah sistem kuasa, seperti kondensator penyahpautan yang kurang direka, rancangan lapisan tanah yang tidak masuk akal, distribusi semasa yang tidak sama, terlalu banyak bunyi melompat tanah, dan kesan loop yang serius.

Oleh kerana lapisan bekalan kuasa mengedarkan kuasa melalui seluruh lapisan logam, kekuatan bekalan kuasa ia sangat kecil, jadi bunyi bekalan kuasa jauh lebih kecil daripada jenis bas, jadi bekalan kuasa digunakan sebagai lapisan terpisah dalam rancangan.

Untuk menghapuskan bunyi kuasa, kondensator 47uF ditempatkan pada input kuasa papan sirkuit untuk menghapuskan bunyi frekuensi rendah. Letakkan kondensator penapis frekuensi tinggi 0.1uF pada pin kuasa dan pin tanah setiap peranti aktif pada papan untuk menapis bunyi frekuensi tinggi baris. Kondensator penapis sepatutnya sekuat mungkin dengan pin bekalan kuasa, dan kabel dari pin bekalan kuasa ke kondensator penapis sepatutnya yang paling pendek untuk mencapai kesan penapis terbaik.

3.2 Ralat jam

Rancangan jam adalah bahagian penting rancangan PCB. Dengan merancang garis jam, membuat sambungan garis jam jauh dari garis isyarat lain. Jam berjalan pada lapisan isyarat bersebelahan dengan lapisan tanah. Melalui lapisan berbilang. Jarak antara garis jam dan garis data dan alamat lain sepatutnya memenuhi prinsip 3W (jarak garis pembukaan sepatutnya dua kali lebar garis). Sambungan jam sepatutnya pendek yang mungkin dan perlindungan tanah sepatutnya ditambah. Untuk memastikan integriti isyarat jam, output jam disambung dalam siri dengan penentang penghentian sekitar 33 ohms.

3.3 Isyarat kritikal dan bukan kritikal

Sebelum analisis simulasi, isyarat dalam sistem dibahagi menjadi isyarat kritik dan isyarat bukan kritik. Prinsip pembahagian kebanyakan berdasarkan syarat seperti kadar pinggir pemandu peranti, aras frekuensi operasi, dan panjang garis isyarat. Sudah tentu, ia juga perlu ditentukan mengikut rancangan sebenar.

Dalam sistem ini, isyarat kunci adalah: isyarat jam; CPU dan SDRAM, CPU dan FLASH dan garis data ingatan lain, garis alamat dan baca dan tulis garis isyarat kawalan. Yang paling kritikal adalah laluan sambungan antara SDRAM dan MC9328MX1. Integriti isyarat mereka secara langsung mempengaruhi sama ada MC9328MX1 boleh mengakses data dengan betul dalam SDRAM.