Berita PCB - Komponen parasitik dijana oleh reka PCB

Dalam rancangan PCB, ia mudah membentuk dua komponen parasit asas yang boleh menyebabkan masalah: kapasitas parasit dan induktan parasit. Apabila merancang papan sirkuit, meletakkan dua jejak dekat satu sama lain akan menghasilkan kapasitas parasit. Ia boleh dilakukan seperti ini: pada dua lapisan yang berbeza, letakkan satu wayar di atas wayar yang lain; atau pada lapisan yang sama, letakkan satu wayar di sebelah wayar yang lain, seperti yang dipaparkan dalam Figur 5. Dalam kedua konfigurasi jejak ini, perubahan tekanan melalui masa (dV/dt) pada satu jejak boleh menyebabkan semasa pada jejak lain. Jika jejak yang lain adalah impedance tinggi, arus yang dijana oleh medan elektrik akan diubah menjadi tegangan.

Transien tekanan cepat sering berlaku di sisi digital desain isyarat analog. Jika jejak dengan transien tekanan pantas dekat dengan jejak analog impedance tinggi, ralat ini akan mempengaruhi kepekatan sirkuit analog. Dalam persekitaran ini, litar analog mempunyai dua kelemahan:toleransi bunyi mereka jauh lebih rendah daripada litar digital dan jejak impedance tinggi lebih umum. Menggunakan salah satu daripada dua teknik berikut boleh mengurangi fenomena ini. Teknik biasa digunakan adalah untuk mengubah saiz antara jejak mengikut persamaan kapasitasi. Saiz efektif yang akan diubah adalah jarak antara dua jejak. Perlu dicatat bahawa pembolehubah d berada dalam penyebut persamaan kapasitasi. Sebagaimana d meningkat, reaksi kapasitif akan berkurang. Pembolehubah lain yang boleh diubah ialah panjang dua jejak. Dalam kes ini, panjang L berkurang,dan reaksi kapasitif antara kedua-dua jejak juga akan berkurang. Teknik lain ialah meletakkan wayar tanah antara dua jejak ini. Kawalan tanah adalah impedance rendah, dan menambah jejak lain seperti ini akan melemahkan medan elektrik yang mengganggu, seperti yang dipaparkan dalam Gambar 5. Prinsip induksi parasit dalam papan sirkuit sama dengan prinsip kapasitasi parasit. Ia juga untuk mengatur dua jejak. Pada dua lapisan yang berbeza, letakkan satu jejak di atas jejak yang lain; atau pada lapisan yang sama,letakkan satu jejak di sebelah yang lain,seperti yang dipaparkan dalam Gambar 6. Dalam kedua konfigurasi jejak ini, semasa pada jejak berubah dengan masa (dI/dt). Kerana induktan jejak ini, tekanan akan dijana pada jejak yang sama, dan kerana wujud induktan bersama, ia akan mengandungi arus proporsional pada jejak yang lain. Jika perubahan tekanan pada jejak cukup besar, gangguan boleh mengurangi toleransi tekanan sirkuit digital dan menyebabkan ralat. Fenomen ini tidak hanya berlaku dalam sirkuit digital, tetapi ia lebih biasa dalam sirkuit digital kerana arus penggantian seketika besar dalam sirkuit digital.

Yang di atas ialah perkenalan kepada komponen parasit yang dijana oleh rancangan PCB. Ipcb juga disediakan kepada penghasil PCB dan teknologi penghasilan PCB.