Berita PCB - Produksi dan kesan "penyelesaian lapisan" penyelesaian produksi PCB

Produksi dan kesan "penyelesaian lapisan" penyelesaian produksi PCB tahun lepas, kami sangat mabuk di laut teknologi sehingga kami tidak dapat menghapuskan diri sendiri, yang menyebabkan beberapa pembaca mengatakan bahawa mereka terlalu tinggi dan tidak dapat memahami. Pada permulaan tahun baru, mari kita bercakap tentang kesan produksi [size=1em]PCB pada kualiti isyarat dan prestasi produk. Setelah mana-mana produk perkakasan dirancang, ia perlu dihasilkan. Bagaimanapun, dalam semua produksi, mesti ada pencerobohan. Apa yang disebabkan oleh produksi papan sirkuit? Berapa besar perbezaannya? Boleh prestasi produk menerima penyerangan ini? Banyak masalah ini, hari ini, saya akan bercakap tentang salah satu daripada pelbagai pelbagai disebabkan oleh produksi: "pelbagai tahap." Pelbagai lapisan merujuk kepada fenomena penyelesaian antara inti dan inti semasa produksi plat inti yang berbeza. Papan PCB dilaminasi dengan lapisan inti dan lapisan PP. PP adalah setengah-solid, yang sama seperti melaksanakan lem di atas dan bawah kertas, dan kemudian menaikkannya satu per satu. Ia mustahil untuk menyesuaikannya 100%. Dan glue adalah cair, selepas tumpukan dan menekan lagi, kertas akan menyelinap. Semakin tebal tumpukan, semakin besar lapisan keseluruhan, kesan dipaparkan dalam figura di bawahLet's take a look at the actual PCB situation, such as routing in the GSSG stack (GND layer- Signal layer- Signal layer- GND layer), and the design effect We study layer bias, the purpose is to study the effect of layer bias on the deterioration of the signal. Berikut adalah kes yang sangat tipis untuk menjelaskan kesan bias lapisan.1. Kesan penyerangan lapisan pada impedance

Jejak sering perlu melewati tebal melalui kawasan di papan, seperti kawasan BGA dan kawasan sambungan. Pada masa ini, jarak antara jejak dan botol adalah terbatas. Ia bukan sesuatu yang anda boleh menjauh jika anda mahu menjauh. Kami sering mengatakan bahawa kawat di sini akses terbatas. Apabila merancang jadual impedance, kita akan menunjukkan julat fluktuasi impedance yang boleh dibenarkan untuk jejak dengan lebar baris yang berbeza dan jarak baris, seperti 100ohm+/-10% atau 95ohm+/-8%, menganggap impedance desain adalah jejak 100ohm Sebab Dk kecil bahan selepas menekan, impedance diukur jejak adalah 105ohm, tetapi menurut keperluan desain, Penghalang 105ohm tidak melebihi 100ohm+/-10%, yang memenuhi kualiti penghantaran kilang. Di bawah premis impedance di atas 105ohm, jejak melewati melalui melalui lagi, menganggap bahawa kita meletakkannya ke dalam rancangan asal yang dipaparkan dalam figur di bawah semasa tahap rancangan. Kita tahu bahawa pautan produksi dan pemprosesan akan dipindahkan ke kiri, atau ke kanan (bukan apa yang kita mahu), yang sama sekali rawak. Dalam tahap desain, prestasi produk patut dianggap dari perspektif yang terburuk. Berikut hanya menganalisis deviasi sisi kanan. Impedasi rancangan asal adalah 106ohm. Jika pelepasan lapisan 5 juta berlaku, pengendalian jejak yang memasuki kawasan anti-pad melalui fluktuasi ke atas hingga 108ohm. Jika dalam kawasan yang padat (seperti BGA), jejak sering perlu melewati beberapa baris vias untuk keluar, yang akan menyebabkan jejak impedance bergerak sering, sama seperti: 106~108~106~108~106. Bolehkah sistem anda menahan fluktuasi impedance 2ohm yang sering? Jika pengendalian jejak anda telah dibuat ke had atas 110 ohm (iaitu, 100 ohm +10%), tambah 2 ohm ke 110 ohm, boleh ia masih ditahan? Adakah ia akan mempengaruhi hasil produk PCB? ♪ Worry about these kinds of problems after, it's better to find ways to avoid them in the design stage.