Substrat IC - Ke mana EDA sumber terbuka pergi?

Dengan pembangunan medan komputer dedikasi seperti AI, komunikasi 5G, dan komputer awan, arkitektur komputer untuk medan komputer dedikasi juga telah memasuki zaman emas baru. Dua berus penting yang menggambarkan zaman emas ini adalah perkakasan sumber terbuka (cip) dan pembangunan agil: sumber terbuka boleh menurunkan ambang desain cip, dan desain agil boleh pendek siklus pembangunan.

Bercakap tentang cip sumber terbuka, RISC-V boleh dikatakan sebagai mewakili sumber terbuka. Tahun lepas, Yayasan Internasional RISC-V pindahkan markasnya ke Switzerland. Sekarang ia mempunyai lebih dari 1,000 ahli dan sekitar 200 organisasi syarikat. Cina mengambil peran yang sangat penting dalam hal ini, syarikat Cina menganggap lebih dari 20%, dan 9 dari 19 ahli dewan berasal dari China.

Sebagaimana set arahan terbuka RISC-V secara perlahan-lahan dicari oleh industri, konsep cip sumber terbuka telah secara perlahan-lahan memasuki medan penglihatan orang, dan telah menarik perhatian dan pelaburan di seluruh dunia. Secara antarabangsa, sejak Pertemuan Pandangan ISCA Pertemuan Arkitektur Antarabangsa 2019, ramai akademik akademik akademik Amerika termasuk pemenang Hadiah Turing Profesor David Patterson, serta dari MIT, UC Berkeley, UCSD, Stanford, Google, Ahli dari universiti tertinggi, Perusahaan dan agensi kerajaan seperti Nvidia dan DARPA fokus pada titik panas sempadan "perkakasan terbuka agile untuk komputer generasi seterusnya", melibatkan kandungan termasuk set arahan, rantai alat EDA sumber terbuka, proses desain, sintesis tahap tinggi, pengesahan formal.

Jadi apa peluang inovasi untuk cip sumber terbuka? Bao Yungang, Deputy Director of the Institute of Computing Technology of the Chinese Academy of Sciences, berkata di forum teknik: RISC-V adalah milik set arahan terbuka. Sebenarnya, ia adalah manual set arahan terbuka. Contohnya, manual set arahan CPU Intel mempunyai lebih dari 5000 halaman, dan manual CPU ARM Manual set arahan mempunyai lebih dari 2,000 halaman, sementara manual set arahan RISC-V hanya mempunyai lebih dari 200 halaman. Jika set arahan diubah menjadi arkitektur sebenar, banyak dokumen desain akan dijana pada masa ini, maka dokumen boleh dibuka umum; menurut dokumen desain dan kemudian berubah menjadi kod sumber, kod sumber juga boleh dibuat umum; rantai alat EDA boleh mengubah kod sumber terbuka menjadi bentangan cip, Kemudian alat desain EDA juga boleh menjadi sumber terbuka.

Seperti yang kita semua tahu, pasar EDA global adalah monopoli oleh tiga pembuat utama Cadence, Synopsys, dan Mentor (bernama semula sebagai Siemens EDA pada Januari 2021). Skala besar dan garis produk lengkap mereka boleh menyediakan penyelesaian lengkap untuk seluruh proses. Sebaliknya, alat EDA tempatan mempunyai bahagian pasar kurang dari 5% di China dan hanya 0.2% di pasar dunia. Selain itu, syarikat EDA tempatan kecil dalam skala, tunggal dalam produk, kebanyakan alat "titik", dan hanya boleh menyediakan penyelesaian sebahagian. Ia sukar bagi satu alat EDA tunggal untuk memenuhi keperluan desainer untuk seluruh proses desain IC, dan menukar antara alat berbeza menambah risiko kepada integriti data. Sebagai hasilnya, pasar semakin meminta platform sumber terbuka.

Jie Biwei dari Makmal Pengcheng dan Institut Teknologi Komputer Akademi Sains Cina percaya bahawa sumber terbuka EDA adalah jaminan penting untuk menyokong ekologi cip terbuka. Banyak pengalaman yang berjaya menunjukkan bahawa sumber terbuka dan terbuka adalah dasar yang diperlukan untuk membina ekologi teknologi dan industri yang berkembang. Contohnya, sistem operasi Linux menyokong seluruh ekosistem sumber terbuka; contoh lain ialah sistem operasi bergerak Android. Walaupun ia sekarang sumber tertutup, ia menggunakan sumber terbuka sebagai titik permulaan untuk menyatukan seluruh ekosistem Internet bimbit kecuali iOS; dalam bidang kecerdasan buatan, Caffe, TensorFlow, Pytorch, dan PaddlePaddle boleh dikatakan sebagai batu sudut seluruh ekosistem teknologi AI.

Alat EDA sumber terbuka boleh mengurangi ambang desain cip, seperti mengurangi kos kuasa kerja, IP, dan EDA untuk desain cip. Ia juga boleh memberikan idea yang baik untuk pembangunan kajian saintifik asas dan latihan bakat dalam bidang EDA, sama ada ia untuk syarikat, universiti, institusi kajian akademik, atau entusiasti individu dalam bidang cip dan EDA. Jika EDA sumber terbuka boleh mengumpulkan banyak pasukan, ia akan membantu negara kita untuk mempercepat untuk menangkap tahap internasional yang maju.

Namun, asas perisian EDA negara saya masih relatif lemah, dan hampir kosong dalam medan sumber terbuka. EDA sumber terbuka masih menghadapi banyak cabaran: sedikit pengguna, sedikit kontributor, dan struktur kerangka tidak jelas; beberapa penyelesaian juga dibahas di forum. perincian seperti berikut:

(1) Sedikit pengguna: Kualiti alat EDA sumber terbuka jauh dari alat komersial, dan bilangan pengguna sangat terbatas. Solusi adalah untuk meningkatkan kualiti alat dan menekankan pemeriksaan projek dalam persekitaran produksi. Iaitu, alat EDA sumber terbuka tidak hanya perlu tinggal dalam kertas akademik dan kod perisian, tetapi mesti digabung dengan alat titik lain untuk membentuk rantai alat untuk menyokong pengesahan pita-keluar cip lengkap dan menghasilkan balas balas pengguna yang berkesan. Contohnya, Magic di Amerika Syarikat telah mengalami beberapa pemeriksaan tape-out, dan kertas mempunyai data ujian cip sebenar.

(2) Beberapa kontributor: Medan EDA adalah relatif niche, dan komuniti sumber terbukanya lebih halus. Penyumbang utama untuk alat sumber terbuka seperti Yosys, abc, sihir, dan OpenROAD kebanyakan sekitar 10 orang. Kerana ciri-ciri disiplin EDA, kontributor EDA sumber terbuka perlu mempunyai pengetahuan tentang CS, Matematik, EE dan MicroE pada masa yang sama, dan ambang teknik adalah relatif tinggi. Pembangunan setiap alat EDA sumber terbuka tidak terbuka. Ia adalah satu pasukan dalaman sekolah tertentu, institusi kajian, dan syarikat. Ada beberapa peserta luar dan sukar untuk berpartisipasi. Solusi adalah untuk melepaskan keseluruhan, abstrak dan menggambarkan masalah teknikal EDA, dan mengklasifikasikan mereka ke ungkapan bahasa yang boleh dipahami dalam bidang profesional seperti matematika, algoritma dan prestasi tinggi, dan menggerakkan kuasa komuniti dalam berbilang disiplin.

(3) Struktur kerangka tidak jelas: Kod tidak konsisten dan kadar penggunaan semula rendah adalah masalah biasa perisian sumber terbuka. Namun, ikatan kuat alat dan algoritma EDA sumber terbuka membuat masalah lebih terkenal. Rancang algoritma baru biasanya memerlukan banyak tulisan semula kod, yang kehilangan makna sumber terbuka. Ada dua penyelesaian. Pertama, rancangan modular, bermula dari rancangan kerangka asas, dan kemudian pergi ke lapisan algoritma, menyerap operasi umum dan format data, mengeksplorasi peraturan pembangunan semula iteratif dari kod, dan membentuk kerangka asas streamlined, efisien dan modular. Rancangan modular ini juga memudahkan pemecut proses rancangan EDA dengan arkitektur komputer selari yang disebarkan. Kedua, standar abstraksi. Guna konsep rancangan kompiler yang baik seperti Perwakilan Antara-Tahap MulTI (MLIR) untuk membahagi keseluruhan proses rancangan (terutama rancangan-bahagian depan) ke aras abstrak berbilang, supaya pakar dalam berbagai medan boleh fokus pada aras abstrak mereka. Pada masa yang sama, melalui kumpilasi beberapa aras untuk membuka rantai alat EDA, sempurna pengesahan proses penuh yang mudah dan mudah. Dengan cara ini, walaupun alat titik boleh disambung secara fleksibel ke rantai alat EDA sumber terbuka melalui format konversi piawai untuk mengesahkan sepenuhnya prestasi dan kualiti alat yang dikembangkan oleh diri sendiri. Pada masa ini, industri Amerika Utara dan akademi membentuk perkembangan ini.

Secara projek EDA sumber terbuka, tidak kira dari proses rendah (110nm) ke proses tinggi (55nm, 40nm atau 28 nm). Dari aplikasi aras pengajar universiti ke aplikasi aras produk perusahaan, dari cip ASIC skala kecil ke projek SoC skala lebih besar, strategi untuk menggabungkan kajian dan aplikasi patut diikuti, dengan praktikal sebagai kekuatan pemandu, dan aplikasi kajian dan aplikasi kajian kepada aplikasi. Break down one by one from five aspects: tool chain, point tool, benchmark test set, demonstration application, and industrial-grade open source process library.

Kemajuan kajian dalam industri

Ia layak disebut bahawa pada persidangan ASPLOS 2021, Dr. Chris Lattner (salah seorang pemula utama dan penulis projek LLVM dan penulis kompiler Clang), yang baru saja pindah dari Google Brain ke syarikat RISC-V bintang SiFive, melakukan Perkataan The Golden Age of Compiler Design dalam era HW/SW Co-design, - mencadangkan kerangka EDA (Automation Rancangan Elektronik) baru berdasarkan teknologi kompilasi MLIR, dan merancang rantai alat untuk EDA seperti TensorFlow atau PyTorch dalam perisian Memberikan infrastruktur lengkap dan fleksibel. Projek CIRCT sama dengan MLIR, dan ia mudah untuk membentuk konsistensi ekologi dalam desain perisian dan kumpilasi perisian.

Pada jalan perisian EDA sumber terbuka, akademik dan industri EDA rumahnya berusaha mencari kedudukan yang sesuai untuk menyumbangkan EDA sumber terbuka.

Dalam medan cip sumber terbuka, Institut Teknologi Komputer Akademi Sains Cina melancarkan projek seperti cip pemproses RISC-V dan sistem operasi asli RISC-V pada tahun 2019, dan membina sistem teknologi cip sumber terbuka dengan keuntungan yang berkesan pada proses 28 nm dalam negeri. Selain itu, mereka juga mengeksplorasi EDA sumber terbuka untuk merancang cip sumber terbuka. Berdasarkan alat sumber terbuka yang wujud, mereka telah membina proses desain RTL berasaskan Python ke GDS2; pada bulan Agustus tahun lepas, lima mahasiswa dari Universiti Nasional Sains dan Teknologi menggunakan alat EDA sumber terbuka selama dua tahun. Dirancang cip Guohu-1 dan menyadari pita keluar.

Akademi Sains Cina juga telah mengembangkan AgileServe, sebuah platform awan untuk desain chip agile, yang mengintegrasikan pelbagai unsur sumber terbuka untuk menyokong pengguna untuk menyesuaikan dengan cepat cip pemproses dan pembangunan perisian, dan menurunkan ambang desain cip. Untuk pelajar, desain cip boleh dilakukan kapan-kapan dan di mana-mana; bagi guru, mungkin untuk memimpin pelajar online.

Chen Gang, Timbalan pengurus umum eksekutif Nanjing Integrated Circuit Design Industry Innovation Center Co., Ltd. (di hadapan disebut sebagai EDA Innovation Center), memperkenalkan penggunaan kaedah sumber terbuka untuk mencipta pangkalan universal EDA (openEDI) rumah. Mengingat bahawa alat titik EDA domestik adalah independen, dan membina pangkalan umum untuk ekologi domestik, ia dijangka bahawa alat titik akan disambung bersama-sama. Tujuan penyelidikan dan pembangunan pangkalan universal EDA adalah untuk menyokong semua alat EDA rumah, menyempurnakan set lengkap rantai alat EDA, dan menjadi pangkalan universal ekologi rumah. Gambar di bawah menunjukkan arkitektur asas umum EDA. Bahagian bawah ialah lapisan data, yang membawa semua pangkalan data EDA dan model data pada memori dan cakera, termasuk pelbagai modul hurai, modul antaramuka pengguna, dan sebagainya. Lapisan atas adalah lapisan algoritma umum dan kerangka pengiraan.

Lin Yibo dari Universiti Peking memperkenalkan projek yang terkenal "Deep Learning Assisted Place and Route Optimization" pada pertemuan. Dia menggambarkan penggunaan belajar dalam untuk meningkatkan algoritma tempat tradisional dan laluan. Dalam proses ini, tempat sumber terbuka dan alat laluan mesti digunakan, jika tidak ia akan sangat sukar. Sulit untuk mendapatkan sampel belajar dalam. Dalam masa depan, mereka akan terus meningkatkan algoritma, meningkatkan kestabilan dan kemampuan generalisasi. Dijangka set data EDA terbuka seperti ImageNet mungkin dilepaskan untuk menarik persaingan dan pembangunan akademik dan industri.

Yan Hao dari Pusat Penelitian Teknologi Sistem Nasional ASIC dari Universiti Selatan Tengah Lanjutan menjelaskan pembangunan metodologi desain dekat ambang dan sumber terbuka EDA. Dia memperkenalkan bahawa cabaran teknikal alat EDA adalah pembangunan model deviation dan algoritma optimizasi dibawa oleh proses berkembang dan dimensi pencetakan. Dia menunjukkan bahawa apabila melakukan kajian, cabaran terbesar adalah perlu menghabiskan banyak tenaga untuk mengembalikan kod orang lain, jadi mereka juga bekerja sama dengan syarikat EDA rumah seperti NiiCEDA dan aktif melabur dalam pembangunan alat analisis masa sumber terbuka.

Zhu Zhufei dari Universiti Ningbo berkongsi kemajuan kajian pada alat sintesis automatik domain berbilang-logik. Beliau berkata bahawa sintesis logik adalah untuk menukar semua deskripsi aras RTL sirkuit digital yang direka ke sambungan sirkuit unit dalam perpustakaan proses yang dinyatakan di bawah syarat untuk memenuhi keterangan. Sintesis logik terutamanya mengandungi tiga tahap: terjemahan, optimasi dan pemetaan proses. Beliau menunjukkan bahawa kaedah yang meliputi dikembangkan dari set logik yang berbeza lengkap yang berlaku untuk skenario yang berbeza. Alat EDA yang wujud semua dikembangkan berdasarkan logik Boolean tradisional. Jenis baru operator boleh membawa lebih banyak peluang, seperti perubahan polariti. Reed-Muller, TB dan RM logik dua, dll. Dalam terma sumber terbuka EDA, dia menunjukkan perkembangan alat sintesis logik: 1. AI untuk EDA, menggunakan kaedah AI untuk menyimpulkan tertib pengubahan optimasi sintesis logik, sehingga jurutera tanpa sebarang pengalaman boleh mendapatkan skrip optimasi; 2. EDA untuk AI, guna Operasi logik dibalik dalam bentuk jadual carian untuk mencapai tujuan yang sama dengan berat latihan rangkaian saraf; 3. Solusi Optimal, diberikan sirkuit digital, kaedah yang wujud bergantung sangat pada penyelesair SAT untuk mendapatkan bilangan minimum nod, kedalaman logik minimum, dll. Solusi yang hebat, tetapi penyelesair SAT sendiri adalah algoritma heuristik, dan simulasi sirkuit digital boleh membantu SAT untuk melakukan pencarian yang lebih efisien; 4. Pembenarkan Teknologi, mengembangkan kaedah abstraksi logik baru, dan membantu dalam penilaian proses baru seperti bahan dua dimensi Dan pembangunan. Walaupun set latihan, pencarian optimasi dan model baru akan berguna dari ekosistem sumber terbuka.

Ke mana EDA sumber terbuka pergi?

Ekosistem EDA sumber terbuka menghadapi banyak kesulitan dari 0 ke 1. Bagaimana untuk melalui gelung tertutup ekosistem EDA sumber terbuka? Bagaimana untuk mempertahankan pembangunan bertahan ekologi? Bagaimana untuk mencegah risiko ekologi seperti kegagalan tapeout, kebocoran IP, dan paten? Kemana kita harus pergi di masa depan? Regarding these issues, the scholars and experts present had different opinions and conducted intense and meaningful discussions.

Dari 0 hingga 1, ekologi EDA sumber terbuka bermula dari dunia akademik

Tidak seperti perisian sumber terbuka tradisional, struktur data, kualiti kod, dan algoritma perisian EDA sumber terbuka adalah sangat profesional, dan kumpulan pengguna adalah kecil, yang membatasi skala komuniti sumber terbuka. Sepanjang sejarah, syarikat teknologi tinggi Silicon Valley, seperti bintang dan laut, semua bermula dari inovasi universiti. EDA sama. Pertama, menanam kumpulan pertama pengguna EDA sumber terbuka di kolej dan universiti, termasuk guru dan pelajar, biarkan mereka menggunakan alat sumber terbuka dalam cara inovatif, dan kemudian melalui penggunaan terus menerus dan peningkatan ulang alat, mereka akan digunakan di masa depan. darjah.

Namun, ia juga mencabar untuk mempromosikan dan mempertahankan ekosistem EDA-loop tertutup dari dunia akademik. Masalah yang paling penting ialah pembangunan participasi akademi dalam EDA sumber terbuka dan penyelamatan terus menerus projek sumber terbuka. Dari sudut pandang utiliti, apabila peneliti universiti memindahkan kepentingan penelitian mereka atau akhir projek, motivasi untuk menjaga projek sumber terbuka hilang; pelajar menghabiskan bertahun-tahun pengalaman belajar dan menguasai alat EDA sumber terbuka, lebih baik menguasai alat komersial yang lebih praktik untuk memburu kerja; kualiti tinggi Tidak banyak kerja sumber terbuka untuk pelajar, dan pelajar mengimplementasikan semula algoritma atau alat kadang-kadang lebih cepat daripada meretas (atau bahkan menyahpepijat) kod projek sumber terbuka. Setelah pelajar lulus, jika tiada dokumentasi yang baik dan pengurusan kod kualiti tinggi, maka akademik berikut terus berputar motivasi pembangunan tidak cukup.

Oleh itu, forum menyarankan bahawa standar penilaian akademik universiti menjadi panduan yang betul, sehingga projek sumber terbuka dengan kod tinggi dan kualiti dokumen, dan projek dengan banyak bintang pada platforma penginapan kod dan kerjasama seperti Github/Gitee menjadi kad perniagaan akademik bagi saintis universiti, pelajar, dan pakar perusahaan. Memulakan dan menjaga projek EDA sumber terbuka akan menjadi insentif yang hebat bagi pelajar untuk mendapatkan pekerjaan.

Penciptaan ekosistem EDA sumber terbuka juga memerlukan set ujian tanda referensi, terutama set ujian tanda referensi industri yang boleh menyelesaikan proses akhir-akhir; bagaimana untuk pergi dari set data skala kecil di akademi ke rancangan maju-tahap industri adalah topik yang perlu dibincangkan. Boleh syarikat desain cip yang dikenali dalam industri menyediakan beberapa desain yang tidak sensitif sehingga komuniti sumber terbuka boleh menggunakan ini sebagai rujukan untuk kajian akademik dan kompetisi pelajar, untuk mengembangkan skala komuniti sumber terbuka. Secara khususnya, di era kontempor di mana teknologi pembelajaran mendalam adalah terintegrasi dengan medan EDA, sebuah "ImageNet" dalam medan desain cip diperlukan untuk mempromosikan kemakmuran komuniti.