Rancangan Elektronik - Optimalkan perancangan PCB untuk MOSFET super jantung?

Berdasarkan trends rancangan PCB baru-baru ini, peningkatan efisiensi telah menjadi satu tujuan utama, dan perdagangan menggunakan peranti tukar perlahan untuk EMI yang lebih baik tidak berguna. Sambungan super boleh meningkatkan efisiensi dalam aplikasi di mana MOSFET planar sukar untuk dikendalikan. Dibandingkan dengan teknologi MOSFET planar tradisional, MOSFET super-junction boleh mengurangi secara signifikan pembebasan dan kapasitas parasit. Walaupun pengurangan yang signifikan terhadap resistensi pada dan pengurangan kapasitas parasit membantu untuk meningkatkan efisiensi, ia juga menghasilkan penukaran cepat voltaj (dv/dt) dan semasa (di/dt), yang menyebabkan bunyi frekuensi tinggi dan EMI radiasi.

Untuk memandu MOSFET super-junction-switching pantas, perlu memahami kesan bagi parasit bentangan pakej dan PCB pada prestasi switching, serta pelarasan bentangan PCB yang dibuat untuk menggunakan super-junctions. Super-junction MOSFET dengan tekanan pecah 500-600V terutama digunakan. Di antara nilai tegangan ini, standar industri TO-220, TO-247, TO-3P, dan TO-263 adalah pakej yang paling digunakan. Kesan pakej pada prestasi terbatas kerana panjang wayar ikatan sumber dan pintu dalaman telah ditetapkan. Hanya panjang pemimpin boleh diubah untuk mengurangkan induksi sumber pakej.

Induktan lead biasa 10nH tidak kelihatan besar, tetapi di/dt MOSFET ini boleh mudah mencapai 500A/μs! Anggap di/dt ialah 500A/μs, tekanan pada induktan lead 10nH ialah VIND=5V; dan dimatikan di/dt bagi induktan lead 10nH adalah 1,000A/μs, yang boleh menghasilkan tegangan VIND=10V. Kebanyakan aplikasi dan desain tidak mempertimbangkan bahawa induksi tambahan ini juga akan menghasilkan tenaga, tetapi ini tidak dapat diabaikan. Kalkulasi sederhana di atas menunjukkan bahawa total sumber induktan pakej, iaitu, wayar ikatan dan induktan pin, mesti dikurangkan kepada nilai yang diterima. Sumber bunyi lain ialah parasit bentangan. Ada dua parasit bentangan yang kelihatan: induktan parasit dan kapasitas parasit. Induktan jejak 1cm adalah 6-10nH. Induktan ini boleh dikurangkan dengan menambah lapisan di atas PCB dan lapisan GND di bawah PCB. Jenis lain adalah kapasitas parasit.

Prinsip parasitik kapasitif dalam bentangan. Kapensiensi parasitik disebabkan oleh dua jejak bersebelahan atau antara jejak dan pesawat tanah di sisi lain. Jenis lain kapasitasi adalah kapasitasi antara peranti dan pesawat tanah. Dua wayar berjalan selari di kedua-dua sisi papan PCB boleh meningkatkan kapasitasi dan mengurangkan induktansi loop, dengan itu mengurangkan radiasi bunyi elektromagnetik. Sila pertimbangkan tip bentangan ini lain kali rancangan anda memerlukan MOSFET super-junction.

Komponen parasitik dalam pakej dan bentangan

Kerana MOSFET adalah peranti unipolar, kapasitas parasit adalah satu-satunya faktor pembatasan untuk menukar transien. Prinsip keseimbangan muatan mengurangkan perlawanan pada kawasan tertentu, dan dibandingkan dengan teknologi MOSFET piawai, saiz cip di bawah RDS yang sama (ON) lebih kecil. Figure 1 menunjukkan kapasitasi sekatan super MOSFET dan planar piawai MOSFET. Cos bagi MOSFET piawai mempunyai hubungan secara moderat linear, sementara lengkung Cos bagi super-junction MOSFET menghasilkan hubungan yang sangat tidak linear. Kerana densiti sel yang lebih tinggi, nilai awal Coss bagi super-junction MOSFET lebih tinggi, tetapi dalam super-junction MOSFET, Coss akan jatuh dengan cepat berhampiran tenaga sumber pembuangan sekitar 50V. Apabila MOSFET super-junction digunakan dalam penukar PFC atau DC/DC, kesan bukan linear ini boleh menyebabkan tekanan dan oscilasi semasa. Gambar 3 menunjukkan diagram skematik mudah bagi litar PFC, termasuk unsur parasit dalaman kuasa MOSFET dan litar oscilator luaran. Sirkuit oscilator luaran termasuk kondensator sambungan luaran (Cgd_ext.) dibawa oleh bentangan.

Perbandingan kapasitasi output antara MOSFET planar dan MOSFET super junction

Secara umum, terdapat sirkuit oscilator berbilang yang akan mempengaruhi ciri-ciri penukaran MOSFET, termasuk sirkuit oscilator dalaman dan luaran. Dalam sirkuit PFC, L, Co dan Dboost adalah induktor, kondensator output dan diod boost berdasarkan. Cgs, Cgd_int dan Cds adalah kapasitas parasit kuasa MOSFET. Ld1, Ls1, and Lg1 are the drain, source, and gate bonding wires and pin inductance of the power MOSFET. Rg_int dan Rg_ext adalah perlawanan pintu dalaman kuasa MOSFET dan perlawanan pemacu pintu luar litar. Cgd_ext adalah kapasitas penyeluaran pintu parasit sirkuit. LD, LS, dan LG adalah induktan yang sesat dari pembuangan, sumber, dan jejak gerbang papan sirkuit cetak (PCB). Apabila MOSFET dihidupkan atau dimatikan, oscilasi parasitik gerbang berlaku dalam sirkuit resonan melalui kapasitasi pembuangan gerbang Cgd dan induktansi lead gerbang Lg1.

Dalam keadaan resonansi (Ï·L=1/Ï·C), tenaga oscillasi yang dijana dalam pintu dan tenaga sumber jauh lebih besar daripada tenaga pemandu. oscilasi tensi disebabkan oleh perubahan resonansi adalah proporsional dengan faktor kualiti, Q (=Ï·L/R=1/Ï·CR). Apabila MOSFET dimatikan, induksi parasit pembuangan (LD+Ld1), kapasitasi pembuangan gerbang Cgd dan rangkaian induksi pembuangan gerbang Lg1 menyebabkan voltas oscilasi gerbang. Jika perlawanan pintu (RG-ext.+Rg_int.) sangat kecil, Q menjadi besar. Selain itu, tekanan jatuh melalui LS dan induktan sumber tersesat Ls1 menghasilkan oscilasi dalam tekanan sumber-gerbang. Ossilasi parasitik boleh menyebabkan kerosakan sumber-gerbang, EMI yang lemah, kerugian penukaran besar, kegagalan kawalan gerbang, dan mungkin menyebabkan kegagalan MOSFET.

Ia sangat penting untuk optimumkan desain sirkuit untuk maksimumkan prestasi super-junction MOSFET tanpa kesan negatif.