Rancangan Elektronik - Output reka PCB dan melalui kos

1. Hasilkan output

Ralat papan PCB boleh output ke fail lukisan cahaya pencetak atau output. Pencetak boleh mencetak PCB dalam lapisan, yang sesuai bagi perancang dan peneliti untuk diperiksa; fail gerber diserahkan kepada pembuat papan untuk menghasilkan papan cetak. Output fail gerber sangat penting. Ia berkaitan dengan kejayaan atau kegagalan rancangan ini. Berikut akan fokus pada perkara yang memerlukan perhatian bila mengeluarkan fail gerber.

a. Lapisan yang perlu output adalah lapisan kabel (termasuk lapisan kabel atas, bawah, dan tengah), lapisan kuasa (termasuk lapisan VCC dan lapisan GND), lapisan skrin sutra (termasuk skrin sutra atas, skrin sutra bawah), dan lapisan topeng askar (termasuk topeng askar atas) dan topeng askar bawah), dan juga menghasilkan fail pengeboran (NC Drill).

b. Jika lapisan kuasa ditetapkan untuk Split/Mixed, maka pilih Penghalaan dalam item Dokumen tetingkap Tambah dokumen, dan sebelum mengeluarkan fail gerber setiap kali, anda mesti guna Sambungan Pesawat Pengurus Pour untuk menuangkan tembaga pada diagram PCB; jika ia ditetapkan ke Pesawat CAM, pilih Pesawat. Bila menetapkan item Lapisan, tambah Lapisan25, dan pilih Pad dan Viasc dalam Lapisan.25. Dalam tetingkap setup peranti (tekan Setup Peranti), ubah nilai Aperture ke l99.

D. Bila menetapkan Lapisan setiap lapisan, pilih garis luar papan.

E. Apabila menetapkan Lapisan skrin sutra, jangan pilih Jenis Bahagian, pilih Garis Luar, Teks, dan Garis lapisan atas (lapisan bawah) dan lapisan skrin sutra.

F. Apabila menetapkan lapisan topeng askar, memilih vias bermakna tiada topeng askar ditambah ke vias, dan tidak memilih vias bermakna topeng askar, yang bergantung pada situasi tertentu.

G. Bila menghasilkan fail pengeboran, guna tetapan lalai PowerPCB dan jangan buat sebarang perubahan.

H. Selepas semua fail gerber telah keluar, buka dan cetak dengan CAM350, dan periksa oleh perancang dan peneliti mengikut senarai pemeriksaan PCB"

Via adalah salah satu komponen penting PCB berbilang lapisan. Biasanya biaya pengeboran menghasilkan 30% hingga 40% dari biaya penghasilan PCB. Setiap lubang di PCB boleh dipanggil melalui. Dari sudut pandangan fungsi, vias boleh dibahagi ke dua kategori: satu digunakan untuk sambungan elektrik diantara lapisan; yang lain digunakan untuk memperbaiki atau menempatkan peranti. Dalam bentuk proses, vial ini secara umum dibahagi ke tiga kategori, iaitu vial buta, vial terkubur dan melalui vial. Via buta ditempatkan pada permukaan atas dan bawah papan sirkuit cetak dan mempunyai kedalaman tertentu. Mereka digunakan untuk menyambungkan garis permukaan dan garis dalaman di bawah. Kedalaman lubang biasanya tidak melebihi nisbah tertentu (terbuka). Lubang terkubur merujuk ke lubang sambungan yang terletak dalam lapisan dalaman papan sirkuit cetak, yang tidak meneruskan ke permukaan papan sirkuit. Dua jenis lubang yang disebut di atas ditempatkan dalam lapisan dalaman papan sirkuit, dan disempurnakan oleh proses bentuk lubang melalui sebelum laminasi, dan beberapa lapisan dalaman mungkin ditutup semasa bentuk melalui. Jenis ketiga dipanggil lubang melalui, yang menembus seluruh papan sirkuit dan boleh digunakan untuk sambungan dalaman atau sebagai lubang pemasangan komponen. Kerana lubang melalui lebih mudah untuk dilaksanakan dalam proses dan biaya lebih rendah, kebanyakan papan sirkuit cetak menggunakannya daripada dua jenis lain melalui lubang. Berikut melalui lubang, kecuali ditentukan sebaliknya, dianggap sebagai melalui lubang.

Dari sudut pandang rancangan, satu melalui kebanyakan terdiri dari dua bahagian: satu adalah lubang pengeboran di tengah, dan yang lain ialah kawasan pad disekitar pengeboran. Saiz dua bahagian ini menentukan saiz melalui. . Jelas sekali, dalam rancangan PCB dengan kelajuan tinggi, densiti tinggi, perancang sentiasa berharap bahawa semakin kecil lubang melalui, semakin baik, sehingga lebih banyak ruang kabel boleh ditinggalkan di papan. Selain itu, semakin kecil lubang melalui, semakin besar kapasitas parasit sendiri. Kecil, lebih sesuai untuk sirkuit kelajuan tinggi. Namun, pengurangan saiz lubang juga menyebabkan peningkatan kos, dan saiz botol tidak boleh dikurangkan tanpa batas. Ia terbatas oleh teknologi proses seperti pengeboran dan elektroplating: semakin kecil lubang, semakin banyak masa yang diperlukan untuk pengeboran. Lebih panjang, lebih mudah ia untuk menyimpang dari kedudukan tengah; dan apabila kedalaman lubang melebihi 6 kali diameter lubang terbongkar, ia mustahil untuk memastikan dinding lubang boleh dipenuhi secara serentak dengan tembaga. Contohnya, tebal (melalui kedalaman lubang) papan PCB 6 lapisan normal adalah kira-kira 50Mil, jadi diameter pengeboran minimum yang penghasil PCB boleh menyediakan hanya boleh mencapai 8Mil.

Kedua, kapasitas parasit melalui

Melalui diri sendiri mempunyai kapasitas parasit ke tanah. Jika diketahui bahawa diameter lubang pengasingan di lapisan tanah melalui adalah D2, diameter pad melalui adalah D1, tebal papan PCB adalah T, dan substrat dielektrik Changshu adalah ε, maka kapasitas parasit melalui adalah kira-kira:

C=1.41εTD1/(D2-D1)

Kesan utama kapasitasi parasit melalui lubang pada litar adalah untuk memperpanjang masa naik isyarat dan mengurangkan kelajuan litar. Contohnya, untuk papan PCB dengan tebal 50Mil, jika diameter dalaman adalah 10Mil, diameter pad adalah 20Mil Untuk melalui, jarak antara pad dan kawasan tembaga tanah adalah 30Mil, maka kita boleh guna nilai kira-kira formula di atas untuk mengira kapasitas parasit melalui:

C=1.41x4.4x0.05x0.02/(0.032-0.020)=0.517pF, perubahan masa naik disebabkan oleh bahagian ini kapasitasi adalah:

T10-90=2.2C(Z0/2)=2.2x0.517x(55/2)=31.28ps. Ia boleh dilihat dari nilai-nilai ini bahawa walaupun kesan lambat naik disebabkan oleh kapasitas parasit satu melalui tidak jelas, jika melalui digunakan berbilang kali dalam jejak untuk menukar antara lapisan, perancang patut mempertimbangkan dengan hati-hati.

3. Induktan parasit vias

Sama seperti, terdapat kapasitas parasit dalam botol dan induksi parasit. Dalam rancangan sirkuit digital kelajuan tinggi, kerosakan disebabkan oleh induksi parasit vias sering lebih besar daripada kesan kapasitasi parasit. Induktansi seri parasitik akan lemahkan kontribusi kondensator bypass dan lemahkan kesan penapisan seluruh sistem kuasa. Kita boleh menghitung induksi parasit melalui formula berikut:

L=5.08h[1n(4h/d)+1] di mana L merujuk kepada induktan laluan, h ialah panjang laluan, dan d ialah diameter lubang tengah. Ia boleh dilihat dari formula bahawa diameter melalui mempunyai pengaruh kecil pada induktan, dan panjang melalui mempunyai pengaruh terbesar pada induktan. Masih menggunakan contoh di atas, induktan melalui boleh dihitung sebagai:

L-5.08x0.050[1n(4x0.050/0.010)+1]=1.015nH. Jika masa naik isyarat ialah 1ns, maka impedance sama dengannya ialah: XL=Ï-L/T10-90=3.19Ω. impedance seperti ini tidak boleh lagi diabaikan apabila arus frekuensi tinggi berlalu. Perhatian istimewa patut diberikan kepada fakta bahawa kapasitor bypass perlu melewati dua vias apabila menyambung pesawat kuasa dan pesawat tanah, Sehingga induksi parasit dari botol akan meningkat secara eksponensial.

Empat, melalui desain dalam PCB kelajuan tinggi

Melalui analisis atas ciri-ciri parasit vias, kita boleh melihat bahawa dalam rekaan PCB kelajuan tinggi, kelihatannya vias sederhana sering membawa kesan negatif besar kepada rekaan sirkuit. Untuk mengurangi kesan negatif yang disebabkan oleh kesan parasit vias, perkara berikut boleh dilakukan dalam rancangan:

1. Mengingat kualiti kosong dan isyarat, pilih saiz yang masuk akal melalui saiz. Contohnya, untuk rancangan modul memori PCB 6-10 lapisan, lebih baik menggunakan kunci 10/20Mil (drilled/pad). Untuk beberapa papan besar-densiti saiz kecil, anda juga boleh cuba menggunakan 8/18Mil. lubang. Dalam keadaan teknikal semasa, ia sukar untuk menggunakan vias yang lebih kecil. Untuk kuasa atau butang tanah, anda boleh mempertimbangkan menggunakan saiz yang lebih besar untuk mengurangkan impedance.

2. Dua formula yang dibincangkan di atas boleh dikatakan bahawa penggunaan PCB yang lebih tipis adalah bermanfaat untuk mengurangi dua parameter parasit melalui.

3. Cuba jangan ubah lapisan jejak isyarat pada papan PCB, iaitu, cuba jangan guna kunci yang tidak diperlukan.

4. Kekuatan dan pins tanah perlu dibuang dekat. Semakin pendek petunjuk antara laluan dan pin, semakin baik, kerana mereka akan meningkatkan induktan. Pada masa yang sama, kuasa dan tanah memimpin seharusnya sebisak mungkin untuk mengurangi impedance.

5. Letakkan beberapa kunci mendarat dekat kunci pemindahan lapisan isyarat untuk menyediakan loop terdekat untuk isyarat. Ia bahkan mungkin untuk meletakkan sejumlah besar lagi vial tanah pada papan PCB. Tentu saja, rancangan perlu fleksibel. Model yang dibincangkan lebih awal adalah kes di mana ada pads pada setiap lapisan. Kadang-kadang, kita boleh mengurangi atau bahkan membuang pads beberapa lapisan. Terutama apabila ketepatan botol sangat tinggi, ia mungkin menyebabkan bentuk tumpuan patah yang memisahkan loop dalam lapisan tembaga. Untuk menyelesaikan masalah ini, selain bergerak kedudukan melalui, kita juga boleh pertimbangkan meletakkan melalui pada lapisan tembaga. Saiz pad dikurangkan.