PCB 기술 - 고속 PCB를 위한 전원 무결성 설계

1. 소개

PCB 설계의 복잡성이 점차 증가함에 따라 신호 무결성에 대한 반사, 인터럽트 및 EMI 분석 외에도 안정적이고 신뢰할 수 있는 전원도 설계자의 중점 연구 방향 중 하나가 되었다.특히 스위치 부품의 수량이 증가하고 핵심 전압이 계속 낮아질 때 전원의 파동은 종종 시스템에 치명적인 영향을 미치기 때문에 사람들은 새로운 용어인 전력 완전성, 약칭 PI (powerintegrity) 를 제기했다.오늘날 국제 시장에서 집적 회로 설계는 상대적으로 발달했지만 전원 무결성 설계는 여전히 취약한 부분입니다.따라서 본고는 PCB 보드에서 전원 무결성 문제의 발생을 제기하고 전원 무결성에 영향을 주는 요소를 분석했으며 PCB 보드의 전원 무결성 문제를 해결하는 최적화 방법과 경험 설계를 제시했다.비교적 강한 이론 분석과 공정의 실제 응용 가치를 가지고 있다.가치

2. 전원 소음 발생 원인 및 분석

낸드 회로도를 통해 전원 소음이 발생하는 원인을 분석했다.그림 1의 회로도는 3입력 낸드 게이트의 구조도이다.NAND 게이트는"1"과"0"레벨 사이를 전환하여 작동하는 디지털 장치이기 때문입니다.IC 기술의 부단한 진보에 따라 디지털 부품의 스위치 속도가 점점 빨라지고, 이로 인해 더 많은 고주파 부품이 도입되었고, 루프의 전기 감각은 고주파에서 전력 파동을 일으키기 쉽다.그림 1에서 볼 수 있듯이, NAND 게이트 입력이 모두 고전기 평상시일 때, 회로 중의 트랜지스터가 통하고, 회로가 순식간에 단락되고, 전원이 지선으로 유입되는 동시에 콘덴서를 충전한다.이때 전원선과 지선의 기생전감으로 인해 우리는 공식 V = LdI/dt에서 이것이 전원선과 접지선에 전압파동을 일으킨다는 것을 알 수 있다. 그림 2와 같이 전평의 상승연.섬 소음.NAND 게이트 입력이 낮을 때 콘덴서가 방전되면 땅에서 큰 I 소음이 발생합니다.이때의 전원은 회로의 순간적인 단락으로 인한 전류 돌연변이만 있을 뿐, 콘덴서에는 전하가 없기 때문이다.전류의 갑작스러운 변화는 상승연보다 작다.NAND 게이트 회로에 대한 분석을 통해 우리는 전원이 불안정한 근본 원인은 주로 두 가지 측면이 있다는 것을 알고 있다: 첫째, 부품이 고속으로 전환될 때 순간적으로 교류가 너무 크다;

두 번째는 전류 회로에 존재하는 감전이다.접지 전원 무결성 문제란 고속 PCB에서 대량의 칩이 동시에 연결되거나 꺼질 때 회로에서 비교적 큰 순간적 전류가 발생하는 것을 말한다.이와 동시에 전원선과 지선에 전감과 저항이 존재하기에 량자는 모두 전압파동이 나타난다.출력 완전성 문제의 본질을 이해하고, 우리는 출력 완전성 문제를 해결해야 한다는 것을 알고 있다. 우선, 고속 부품에 대해 우리는 디커플링 콘덴서를 추가하여 고주파 소음 분량을 제거함으로써 신호의 순간적 시간을 줄인다;루프에 존재하는 전기 감각에 대해 우리는 반드시 전원의 등급별 설계를 고려해야 한다.

3. 디커플링 콘덴서의 응용

고속 PCB 설계에서 디커플링 커패시터는 중요한 역할을 하며 그 배치 위치도 매우 중요하다.이는 전원이 단시간에 부하에 전력을 공급할 때 콘덴서에 저장된 전하가 전압이 내려가는 것을 방지할 수 있기 때문이다.콘덴서가 부적절한 위치에 배치되면 회로 임피던스가 너무 커서 전원에 영향을 줄 수 있습니다.이와 동시에 콘덴서는 설비의 고속전환과정에서의 고주파소음을 려과할수 있다.우리의 고속 PCB 설계에서, 우리는 보통 전원의 출력단과 칩의 전원 입력단에 디커플링 콘덴서를 추가한다.일반적으로 전원 공급 장치 근처의 커패시터 값은 10°F와 같이 큽니다.이는 우리가 일반적으로 전원 잡음을 필터링하기 위해 사용하기 때문에 직류 전원의 공명 주파수는 상대적으로 낮을 수 있습니다.이와 동시에 큰 용량은 전원출력의 안정성을 보장할수 있다.전원에 연결된 칩의 핀에 추가된 디커플링 커패시터의 경우 일반적으로 0.1 ° F와 같이 커패시터 값이 작습니다. 고속 칩에서는 노이즈 주파수가 높기 때문에 디커플링을 추가해야 합니다. 커패시터의 공명 주파수는 높아야 합니다. 즉 디커플링 커패시터의 커패시터는 작아야 합니다.

디커플링 콘덴서의 배치에 관하여, 우리는 부적절한 배치가 회선 임피던스를 증가시키고, 공명 주파수를 낮추며, 전원에 영향을 줄 수 있다는 것을 알고 있다.디커플링 콘덴서와 칩 또는 전원 공급 장치의 인덕션에 대해 다음 공식을 사용할 수 있습니다.

식중, l: 콘덴서와 칩 사이의 회선 길이;r: 회선 반지름,d: 전력선과 지면 사이의 거리;

이로부터 우리는 전기 감지 L을 줄이려면 L과 d를 줄여야 한다는 것을 알고 있다. 즉, 디커플링 콘덴서와 칩이 형성하는 루프 면적을 줄여야 한다. 즉 콘덴서와 웨이퍼가 가능한 한 칩 부품에 접근하도록 요구한다.

4. 전원 회로의 설계

전력의 완전성을 확보하기 위해서, 우리는 좋은 배전망이 반드시 없어서는 안 된다는 것을 안다.우선, 전원 코드와 지선의 설계에 있어서, 우리는 가능한 한 임피던스 값을 낮추기 위해 선폭이 더 두꺼워야 합니다 (예를 들어, 너비는 40mil, 일반 신호선은 10mil).칩의 속도가 갈수록 높아짐에 따라 5/5 규칙에 따라 우리는 갈수록 많은 다층판을 사용하였는데 그들은 전용전원층과 전용접지층에 의해 전력을 공급하여 회로를 형성하여 회로의 전기감각을 낮추었다.