PCB 기술 - PCB 설계의 EMC/EMI 제어 기술

집적회로 부품의 집적도가 높아지고 설비가 점차 소형화되고 부품의 속도가 높아짐에 따라 전자제품의 EMI 문제는 더욱 심각해졌다.시스템 장치의 EMC/EMI 설계 관점에서 볼 때, 장치의 PCB 설계 단계에서 EMC/EMI 문제를 올바르게 처리하는 것은 시스템 장치가 전자기 호환성 표준을 충족하는 가장 효과적이고 비용이 적게 드는 방법입니다.디지털 회로 PCB 설계의 EMI 제어 기술을 소개했다.

1 EMI 생성 및 억제 원리

EMI의 발생은 전자기 간섭원이 결합 경로를 통해 민감한 시스템으로 에너지를 전송하기 때문에 발생한다.그것은 세 가지 기본 형식을 포함한다: 도선이나 공공 접지를 통한 전도, 공간을 통한 복사 또는 근접 결합.EMI의 위해성은 전송 신호의 품질을 떨어뜨리고 회로 또는 장치에 간섭 또는 심지어 손상을 초래하여 장치가 전자기 호환 표준에 규정된 기술 지표 요구에 도달하지 못하게 하는 것으로 나타납니다.

EMI를 억제하기 위해 디지털 회로의 EMI 설계는 다음과 같은 원칙에 따라 수행되어야 합니다.

. 관련 EMC/EMI 기술 사양에 따라 표시기는 단일 보드 회로로 분해되어 다양한 수준에서 제어됩니다.

. EMI의 간섭원, 에너지 결합 경로, 민감한 시스템의 세 가지 요소로부터 제어하여 회로가 평평한 주파수 응답을 가지도록 하여 회로가 정상적이고 안정적으로 작동하도록 한다.

. EMC/EMI 설계에 중점을 둔 장비 전면 설계를 통해 설계 비용을 절감할 수 있습니다.

2 디지털 회로 PCB의 EMI 제어 기술

다양한 형태의 EMI를 처리할 때는 구체적인 문제를 상세하게 분석해야 한다.EMI는 디지털 회로의 PCB 설계에서 다음과 같은 몇 가지 측면에서 제어할 수 있습니다.

2.1 장치 선택

EMI를 설계할 때는 먼저 선택한 장치의 속도를 고려해야 합니다.어떤 회로에서든 상승시간이 5ns인 부품을 상승시간이 2.5ns인 부품으로 대체하면 EMI는 약 4배 증가한다.EMI의 복사 강도는 주파수의 제곱과 정비례한다.최고 EMI 주파수(fknee)는 EMI 송신 대역폭이라고도 합니다.신호 주파수가 아닌 신호 상승 시간의 함수입니다: fknee=0.35/Tr(여기서 Tr는 부품의 신호 상승 시간)

이 방사선의 EMI의 주파수 범위는 30MHz에서 몇 GHz입니다.이 주파수 대역에서는 파장이 매우 짧으며, 심지어 회로 기판의 매우 짧은 배선도 발사 안테나가 될 수 있다.EMI가 높을 때 회로는 정상적인 기능을 잃기 쉽다.그러므로 부품의 선택에 있어서 회로성능요구를 보장하는 전제하에 될수록 저속칩을 사용하고 적합한 구동/수신회로를 채용해야 한다.또한 부품의 지시선 핀은 모두 기생 감지와 기생 용량을 가지고 있기 때문에 고속 설계에서 부품의 패키징 형식이 신호에 미치는 영향은 무시할 수 없다. 왜냐하면 그것은 EMI 복사를 발생시키는 중요한 요소이기 때문이다.일반적으로 SMD 부품의 기생 매개변수는 삽입식 부품보다 작고, BGA 패키지의 기생 매개변수도 QFP 패키지보다 작다.

2.2 커넥터 선택 및 신호 단자 정의

커넥터는 고속 신호 전송의 핵심 부분이자 EMI를 생성하기 쉬운 취약한 부분입니다.커넥터의 단자 설계에서 더 많은 접지 핀을 배치하여 신호와 땅 사이의 거리를 줄이고 커넥터에서 방사선을 생성하는 유효한 신호 루프 면적을 줄이며 저임피던스 반환 경로를 제공할 수 있습니다.필요할 때는 접지 인발로 일부 핵심 신호를 격리하는 것을 고려한다.

2.3 누적 설계

비용이 허용된다는 전제하에 접지층의 수를 늘리고 신호층을 접지층에 접근하면 EMI 복사를 줄일 수 있다.고속 PCB의 경우 전원 평면과 접지 평면이 긴밀하게 결합되어 전원 임피던스를 줄여 EMI를 낮출 수 있습니다.

2.4 레이아웃

신호 전류에 근거하여 합리적인 배치는 신호 사이의 간섭을 줄일 수 있다.합리적인 배치는 전자기 간섭을 통제하는 관건이다.레이아웃의 기본 원칙은 다음과 같습니다.

. 아날로그 신호는 디지털 신호의 방해를 받기 쉬우므로 아날로그 회로는 디지털 회로와 분리되어야 한다.

시계선은 간섭과 복사의 주요 원천이다.민감한 회로를 멀리하고 시계선을 가장 짧게 유지한다;

.판의 중심부에는 대전류, 고출력 회로의 사용을 최대한 피하고 발열과 복사의 영향을 고려해야 한다.

. 커넥터는 가능한 한 보드 한쪽에 배치하고 고주파 회로에서 멀리 떨어져 있어야 합니다.

입력/출력 회로는 상응하는 연결기에 가깝고, 디커플링 콘덴서는 상응하는 전원 핀에 가깝다;

.전원 파티션 레이아웃의 타당성을 충분히 고려하여 다중 전원 장치는 전원 파티션 경계에 걸쳐 배치하여 평면 파티션이 EMI에 미치는 영향을 효과적으로 줄여야 합니다.

. 반환 평면 (경로) 이 분할되지 않았습니다.

2.5 연결

. 임피던스 컨트롤: 고속 신호선은 전송선의 특성을 나타내므로 신호 반사, 과충, 벨을 피하고 EMI 복사를 줄이기 위한 임피던스 컨트롤이 필요합니다.

. 신호를 분류해 신호(아날로그 신호, 클럭 신호, I/O 신호, 버스, 전원 등)별 EMI 방사선 강도와 민감도에 따라 가능한 한 교란원을 민감한 시스템과 분리해 결합을 줄인다.

. 클럭 신호 (특히 고속 클럭 신호) 의 흔적 선 길이, 오버홀 수, 파티션 면적, 끝 연결, 케이블 레이어, 복귀 경로 등을 엄격히 제어합니다.

. 신호 회로, 즉 유출된 신호에서 유입된 신호로 형성된 회로는 PCB 설계에서 EMI 제어의 관건으로 배선할 때 반드시 제어해야 한다.각 키 신호의 흐름을 이해하기 위해 키 신호의 경로는 루프 면적이 가장 작도록 반환 경로에 접근해야 합니다.

저주파 신호의 경우 전류가 저항을 최소화하는 경로;고주파 신호의 경우 저항이 가장 적은 경로가 아니라 고주파 전류가 가장 작은 경로를 통과하도록 합니다 (그림 1 참조).차형 복사의 경우 EMI 복사 강도 (E) 는 전류, 전류 회로의 면적 및 주파수의 제곱에 비례합니다.(I는 전류, A는 루프 면적, f는 주파수, r는 루프 중심까지의 거리, k는 상수)

따라서 최소 센싱 반환 경로가 신호선 아래에 딱 있을 때 전류 회로의 면적을 줄여 EMI 방사 에너지를 줄일 수 있다.

. 중요 신호는 세그먼트 영역을 통과할 수 없습니다.

고속 차분 신호 접선은 가능한 한 긴밀하게 결합되어야 한다.

. 벨트 선, 마이크로 벨트 선 및 데이텀 면이 요구사항에 부합하는지 확인합니다.

. 디커플링 콘덴서의 지시선은 짧고 넓어야 한다.

모든 신호 흔적선은 가능한 한 회로 기판의 가장자리에서 멀리 떨어져 있어야 한다.

다중 접속 네트워크의 경우 적절한 토폴로지 구조를 선택하여 신호 반사를 줄이고 EMI 복사를 줄입니다.

2.6 동력 평면의 분할 처리

. 전력층 세분화

주 전원 평면에 하나 이상의 하위 전원이 있는 경우 각 전원 영역의 연속성과 충분한 동박 폭을 보장합니다.분계선은 너무 넓을 필요가 없다. 보통 20-50mil의 선폭은 간극 복사를 줄이기에 충분하다.

.지면층 분리

지평면은 분열을 피하기 위해 완전하게 유지해야 한다.분리해야 할 경우 디지털 접지, 아날로그 접지, 노이즈 접지를 구분하고 출구의 공공 접지를 통해 외부 접지로 연결해야 합니다.

전원의 가장자리 복사를 줄이기 위해 전원/접지 평면은 20H의 설계 원칙을 따라야 한다. 즉 접지 평면의 크기가 전원 평면의 크기보다 20H 크다 (그림 2 참조). 이렇게 하면 가장자리 복사 강도를 70% 낮출 수 있다.

3 EMI에 대한 추가 제어 방법

3.1 전력 시스템 설계

.저임피던스 전력 시스템을 설계하여 배전 시스템이 fknee보다 낮은 주파수 범위 내에서 목표 임피던스보다 낮도록 확보한다.

. 필터를 사용하여 전도 간섭을 제어합니다.

. 전원 분리.EMI 설계에서 합리적인 디커플링 콘덴서를 제공하면 칩이 안정적으로 작동하고 전원 공급 장치의 고주파 소음을 줄이며 EMI를 줄일 수 있습니다.도선 감지 등 기생 파라미터의 영향으로 전원과 그 전력 공급 도선의 응답 속도가 비교적 느려서 드라이브가 고속 회로에서 필요로 하는 순간 전류가 부족하다.바이패스 또는 디커플링 콘덴서와 전원 계층의 분산 콘덴서를 합리적으로 설계하여 콘덴서의 에너지 저장 효과가 전원 응답 전에 장치에 빠르게 전류를 제공할 수 있도록 합니다.올바른 커패시터 디커플링은 공통 모드 EMI를 낮추는 데 중요한 저임피던스 전원 경로를 제공합니다.

3.2 접지

접지 설계는 전체 보드 EMI를 낮추는 열쇠입니다.

. 단일 접지, 다중 접지 또는 혼합 접지를 사용해야 합니다.

디지털 접지, 아날로그 접지, 소음 접지는 분리하고 적합한 공공 접지를 확정해야 한다.

. 이중 패널 설계에 지선 레이어가 없다면 지선 격자를 합리적으로 설계하는 것이 중요하며 지선의 너비 > 전원 코드의 너비 > 신호선의 너비를 확보합니다.넓은 면적의 부설 방법도 사용할 수 있지만, 같은 층의 넓은 면적의 연속성에 주의해야 한다.

. 다중 레이어 설계의 경우 공통 접지 임피던스를 줄이기 위해 접지층이 있는지 확인합니다.

3.3 직렬 저항기

회로 시퀀스가 허용되어야 한다는 전제하에 간섭원을 억제하는 기본 기술은 핵심 신호 출력단에 작은 저항 저항기를 직렬로 연결하는 것인데, 보통 22-33 섬 저항기이다.이러한 직렬로 출력단에 연결된 작은 저항기는 상승/하강 시간을 늦추고, 과충과 하충 신호를 부드럽게 하여 출력 파형의 고주파 고조파의 폭을 낮추어 EMI를 효과적으로 억제하는 목적을 달성할 수 있다.

3.4 차폐

. 주요 부품은 EMI 차폐 소재 또는 차폐망을 사용할 수 있습니다.

핵심 신호의 차폐는 밴드 라인으로 설계되거나 핵심 신호의 양쪽 용지선에서 분리될 수 있습니다.

3.5 확장

주파수 확대(spread spectrum) 방법은 EMI를 낮추는 새롭고 효과적인 방법이다.확주파는 신호를 변조하고 신호 에너지를 상대적으로 넓은 주파수 범위로 확장하는 것이다.사실, 이 방법은 시계 신호를 제어하여 변조하는 것이며, 이 방법은 시계 신호의 떨림을 크게 증가시키지 않는다.실제 응용은 주파수 확대 기술이 효과적이며 방사선을 7~20dB까지 낮출 수 있다는 것을 증명한다.

3.6 EMI 분석 및 테스트

. 시뮬레이션 분석

PCB 케이블 연결이 완료되면 EM I 시뮬레이션 소프트웨어와 전문가 시스템을 사용하여 시뮬레이션 분석을 수행하고 EMC/EMI 환경을 시뮬레이션하여 제품이 관련 전자기 호환 표준의 요구 사항을 충족하는지 평가할 수 있습니다.

. 스캔 테스트

전자기 복사 스캐너를 사용하여 조립되어 전원이 켜진 기계 디스크를 스캔하여 PCB의 전자기 분포도를 얻습니다 (그림 3과 같이 그림의 빨간색, 녹색 및 파란색 흰색 영역은 전자기 복사 에너지가 낮음에서 높음으로 표시됨).테스트를 통해 PCB 설계가 향상되었습니다.

4 요약

신형 고속 칩의 끊임없는 개발과 응용에 따라 신호 주파수가 점점 높아지고 있으며, 이를 탑재하는 PCB 보드는 점점 더 작아질 수 있다.PCB 설계는 더욱 심각한 EMI 과제에 직면하게 될 것입니다.끊임없이 탐구하고 혁신해야만 PCB 보드의 EMC/EMI 설계를 성공시킬 수 있다.