정밀 PCB 제조, 고주파 PCB, 고속 PCB, 표준 PCB, 다중 계층 PCB 및 PCB 조립.
가장 신뢰할 수 있는 PCB 및 PCBA 맞춤형 서비스 팩토리
PCB 기술

PCB 기술 - 혼합 신호 회로의 소음 방지 성능을 최적화하다.

PCB 기술

PCB 기술 - 혼합 신호 회로의 소음 방지 성능을 최적화하다.

혼합 신호 회로의 소음 방지 성능을 최적화하다.

2021-08-24
View:370
Author:IPCB

본고에서 우리는 인접효과에 대해 토론하고 인접효과와 피부효과에 관한 지식을 회로판의 배선과 신호경로에 어떻게 응용하여 소음이 시스템에 미치는 영향을 최대한 줄일것인가에 대해 토론하게 된다.이와 동시에 우리는 또 기타 류형의 소음원과 이런 소음을 줄이는 방법을 토론하여 최종적으로 회로에서의 소음을 최소화하게 된다.

인접 효과

근접 효과는 전류 방향이 반대인 두 인접 도체 간의 상호작용을 말하며, 따라서 전류가 인접 지역에 집중되는 경향이 있다. 그림 1과 같다.

ATL

그림 1.근접 효과는 역방향 고주파 전류에서 흐르는 전류를 시종 가능한 한 근접하게 유지한다


피부로 가는 효과로 인해 교류 전류는 주로 도체 표면에 집중된다.


두 도체 사이의 거리가 매우 가깝거나 신호 주파수가 증가할 때 접근 효과는 두 인접 도체를 흐르는 전류를 더욱 가깝게 한다.효과에 가까운 이유는 전류가 항상 저항이 가장 적은 경로를 찾기 때문이다.다른 컴포넌트에서 최소 임피던스가 있는 경로는 일반적으로 컨덕터 주위의 자기장 강도를 최소화하는 경로를 나타냅니다.


직류 회류는 전체 도체로 가득 차 있지만 교류는 없다.임피던스가 가장 작은 경로란 두 전류 방향이 반대인 도체에서 발생하는 자기장이 밀접하게 결합된 부분이다.전류 방향이 반대인 두 도체의 전류가 서로 가까워지는 이유다.이것은 회류 평면의 분류선을 그 아래에 있는 상응하는 역류선에 끌어당겨 서로 가깝게 한다. 마치 회류 평면은 유출 경로 바로 아래에서 회류 신호를 전달하는 경로인 것처럼 그림 2와 같다.


여기서 우리가 이야기하는 것은 귀환 비행기이지 지상 비행기가 아니라는 것을 주의하십시오.그 이유는 반환 신호가 때로는 지면을 통해 전도되고 때로는 출력 평면을 통해 전도되기 때문이다.비행기가 무엇이든 귀환 신호가 전도되면 귀환 비행기라고 불린다.

ATL

그림 2:근접 효과는 두 개의 상대적인 고주파 전류 도선을 가능한 한 가깝게 한다


반환 평면의 전류 밀도(IRP)는 출력 신호 경로의 가장자리와의 거리가 증가함에 따라 등식 1과 같이 빠르게 감소합니다.

ATL

여기서:

IRP는 데이텀 평면에서 출력되는 신호로부터의 경로 수평 거리 "D"에서의 전류 밀도를 나타냅니다.

i는 신호 전류를 나타냅니다.

H는 출력 신호를 호스팅하는 경로와 참조 평면 사이의 거리를 나타냅니다.

D는 출력 신호가 있는 경로와의 수평 거리를 나타냅니다.


평면으로 돌아오는 전류는 그 위쪽 (또는 아래쪽) 에 출력 신호가 있는 경로를 따라간다. D/H 비율이 5이면 출력 신호가 있는 경로의 가장자리에서 시작되는 전류 밀도'D'가 4% 이하로 떨어진다.D/H 비율이 10이면 출력 신호를 탑재하는 경로 가장자리의 전류 밀도입니다.'D'부터의 전류 밀도는 그 바로 아래의 1% 이하로 떨어집니다. 따라서 평면으로 되돌아오는 AC 전기는 기본적으로 해당 출력 신호를 탑재하는 채널 아래의 영역에 국한됩니다.이것이 PCB 레이아웃을 고려할 때 접지 평면을 구분할 필요가 없는 이유입니다.이밖에 지평면의 구분은 엄중한 복사문제를 초래할수 있다.많은 디자이너들이 비싼 차단으로 이 문제를 해결하려 했지만 그들은 모두 헛수고였다.


참조 평면의 반환 전류는 해당 출력 전류에 따라 달라집니다.따라서 출력 전류의 경로가 충분한 거리를 유지하기만 하면 평면 전류의 혼합을 되돌리는 것을 피할 수 있다.바로 회귀 평면 전류의 혼합이 교란과 소음을 발생시켰다.여기서 언급한 선 사이의 거리는 레이어 간 거리의 함수입니다 (그림 2와 방정식 1의 "H").


전류 밀도 공식에 따라 출력 신호가 있는 경로 가장자리의 모든 점 (또는 "D") 을 기준으로 전류 밀도를 계산할 수 있습니다.이 공식은 전류가 아닌 전류 밀도를 계산합니다.


일반적인 거리 "H"는 인쇄 회로 기판의 출력 신호의 경로와 반환 평면의 실제 위치에 따라 달라집니다.


바깥쪽과 안쪽 사이에 있는 경우 4층과 6층 보드의 일반적인 "H" 값은 75 mill입니다.

두 내부 레이어 사이에 있는 경우 4 레이어 보드의 일반 "H" 값은 39 mill이고 6 레이어 보드의 일반 "H) 값은 14 mill입니다.

사용 중인 보드 평면 사이의 간격은 보드 공급업체에 문의하십시오.


경로 가장자리 사이의 거리가 출력 신호와 반환 신호를 탑재하는 경로 사이의 거리의 4배에 달하면 인터럽트는 신호 폭의 6% 이하로 떨어진다.


근접 효과와 피부 증진 효과의 종합적인 영향


근접효과와 피부변화효과의 결합으로 인해 도체의 반송면적은 전체 횡단면의 일부분만 차지하고 실제 반송면적은 그림3과 같이 훨씬 작다.

ATL

그림 3: 피부 변화 효과와 근접 효과의 종합 효과는 도체가 실제로 전류를 적재하는 면적이 크게 줄어드는 것이다


피부로 가는 효과와 근접 효과는 모두 도체의 반송 면적이 도체의 횡단면보다 작기 때문에 모두 도체의 교류 저항을 증가시킨다.

PCB 레이아웃이 성능에 미치는 영향


피부 증진 효과와 근접 효과 외에도 고주파 회로에는 또 다른 문제가 있습니다. 즉 전자 간섭입니다.이 문제는 신호 복사와 신호 수신이라는 두 가지 측면에서 나타난다.


오늘날 정부는 모두 설비가 허용하는 방사능 에너지에 대해 구체적인 규정을 가지고 있다.설비의 복사 에너지를 제한하면 회로가 받는 교란 신호를 줄일 수 있다.어떤 의미에서 말하자면, 이 규정들은 매우 좋다.이와 동시에 우리는 조치를 취하여 우리의 회로가 권한을 부여받지 않은 주파수교란신호를 복사하지 않도록 확보해야 한다.설계 실천도 우리에게 회로 설계 과정에서 반드시 적당한 조치를 취하여 회로가 주위의 교란 신호를 받는 것을 방지해야 한다고 알려주었다.어떤 상황에서도 회로가 강한 간섭을 가진 환경에 언제 노출될지 알 수 없습니다.


전류와 환류가 흐를 때 유출 경로와 환류 경로 사이의 영역을 원형 영역이라고 합니다.순환 면적이 클수록 도체 주위의 전자장은 커진다.복사는 주위의 전자장에서 발생한다.순환 면적이 클수록 전자기 복사나 전자기 결합을 통해 받는 에너지가 커진다.고주파 전류는 반환 평면에서 매우 좁은 경로를 따라 흐르기 때문에 이 경로는 경로와 유사하며 특히 접지 평면의 반환 전류 경로가 접지 평면이 분할되어 분리될 때 방사선을 발사합니다.출력 전류에 상응하는 경로를 가지고 있을 때 복사는 더욱 심각하다.따라서 지면을 나누는 것은 결코 좋은 방법이 아니다.


사람들은 일반적으로 인쇄 회로 기판의 사용되지 않는 영역을 접지의 구리 필름으로 채웁니다.그러나 채우기에 사용되는 구리 필름이 하나의 점으로만 접지되면 실제로 점을 통과할 수 있는 접지 평면을 설계하는 것과 같습니다.에너지를 방사하는 안테나.따라서 여러 점을 통해 접지할 수 없는 경우에는 이러한 동막 채우기 모드를 사용하지 않아야 합니다.


또 다른 일반적인 방법은 단일 접지 평면 및 전원 회로 경로를 사용하는 것입니다.이 방법의 문제는 그림 4와 같이 콘덴서의 동등한 직렬 감지 (ESL) 가 콘덴서의 임피던스를 주파수에 따라 변화시킨다는 것입니다.용량차가 다른 여러 콘덴서를 사용하면 유효 바이패스의 주파수 범위를 확대할 수 있지만 주파수가 수백 MHz를 초과하면 콘덴서는 더 이상 유용하지 않습니다.만약 설계자가 회로에 이런 고주파 신호가 없다고 생각한다면, 우리는 방파에 30회 이상의 고조파가 포함된 고조파 분량을 고려할 수 있다.40MHz 디지털 신호의 30회 고조파 주파수는 1.2GHz(1200MHz)다.

ATL

그림 4: 콘덴서는 매우 좁은 주파수 범위 내에서 신호를 우회할 수 있다

이러한 고주파 컴포넌트를 우회하는 가장 효과적인 방법은 전원 평면과 접지 평면 사이에 계층 간 커패시터를 사용하는 것인데, 전원 평면과 지평면 사이에 형성된 전력 전송을 위한 경로의 커패시터가 너무 작아 충분한 고주파 바이패스 기능을 생성할 수 없습니다.


에지 효과를 무시하면 계층 간 커패시터가 다음과 같은 것으로 알려져 있습니다.

C=k o A/d


여기서 k = 계층 간 전류 매체의 상대 전류 상수

o = 8.854 x 10-12 파라/미터

A = 콘덴서 두 극판의 면적

d= 콘덴서 두 극판 사이의 거리


FR-4 회로 기판의 k = 4.1 및 두 내부 계층 사이의 거리가 39mm라고 가정하면 동등식 2에 따라 계층 간 커패시터는 약 3.67pf/cm2 또는 23.65pf/inc2입니다.


회로 고려사항


이전에 ADC 및 DAC와 같은 혼합 신호 회로 장치를 설계할 때 고려해야 할 몇 가지 중요한 배선 문제에 대해 논의했지만 노이즈 처리에 있어서는 충분하지 않았습니다.다음으로, 우리는 입력과 출력 회로가 어떻게 소음을 발생시키는지, 그리고 어떻게 이런 문제를 방지하는지 토론할 것이다.

드라이브 고려 사항 입력


오늘날 생산되는 대부분의 ADC는 샘플링 변환기로 간주 될 수 있습니다. 즉, 입력 신호를 샘플링하고 샘플링의 전압을 적절한 값으로 변환합니다.그림 5는 ADC 입력 신호를 샘플링하는 데 사용되는 단순화된 등가 회로를 보여줍니다.그림에서 "CIN"은 핀의 입력 용량을 나타내고 "CS"는 샘플링 용량을 나타내며 "S"는 샘플링 스위치를 나타내고 "RON"은 저항이 통과 상태인 스위치를 나타냅니다.샘플링 시 스위치"S"가 닫히고 샘플링 콘덴서"CS"가 입력 전압 레벨로 충전됩니다.변환 간격에서 스위치 "S"가 끊어지고 다른 스위치 (그림에 표시되지 않음) 가 닫히면 다른 ADC 설계에 따라 샘플링 콘덴서에 가해진 전압이 다른 콘덴서로 이동합니다.


스위치가 다음 샘플링을 위해 다시 닫혔을 때, 샘플링 콘덴서의 전압이 다른 곳으로 옮겨졌기 때문에, 샘플링 콘덴서의 전압은 마지막 스위치가 끊겼을 때와 다르다.샘플링 콘덴서를 다시 충전하기 위해 ADC의 입력부에 전류 펄스가 발생하고 전류 펄스가 ADC의 출력에 전압 최고봉을 일으킨다.샘플링 콘덴서가 스위치가 다시 꺼지기 전에 충분한 유효한 신호 레벨로 충전되지 않는 한, 일반적으로 입력부의 이런 전압 최고봉은 아무런 문제를 일으키지 않는다.중요한 것은 스위치가 꺼진 후에 샘플링 입력 신호를 다시 꺼야 한다는 것이다. 이전에 유효 신호 레벨에 도달했다.

ATL

그림 5: 대부분의 ADC는 샘플 입력을 사용합니다.


ADC 회로 입력단의 콘덴서는 구동원에 대한 전류 수요를 완화하기 위해 전하를 축적할 수 있어 빠르고 안정적이다.그러나 일반적으로 연산 증폭기의 출력은 더 큰 용량을"용인"할 수 없기 때문에 우리는 일반적으로 출력단에서 직렬 증폭기 a 저항기를 사용하여 콘덴서와 격리시킨다. 그림 6과 같다.

ATL

그림 6: 대부분의 ADC는 샘플 입력을 사용합니다.


그렇다면 그림 6의 저항 Rf와 커패시터 Cf의 값은 어떻게 확인할 수 있습니까?샘플링 커패시터 CS의 커패시터 한계의 10배를 Cf의 값으로 사용한 다음 등식 3에 따라 Rf의 값을 계산하는 것이 효과적입니다. 여기서 "n"은 ADC의 해상도(비트)입니다.

ATL

출력 용량 고려사항


접합 도선의 전감은 양호한 옆길의 출력 도선을 실리콘 칩과 격리시킨다.ADC 출력 핀 신호가 낮음에서 높음으로 변할 때, 우리는 출력선의 마이너스 펄스를 관찰할 수 있는데, 우리는"출력 반등"이라고 부른다.이 출력선이 출력 레벨로 사용되고 동일한 실리콘 조각의 다른 영역도 공유되는 경우 이러한 음펄스는 해당 영역의 신호에 추가됩니다.영역이 디지털 회로인 경우 이러한 음펄스는 디더링 노이즈를 일으킵니다.아날로그 회로의 경우 이러한 음펄스는 노이즈를 변환 프로세스로 직접 가져옵니다.


디지털 출력이 높이에서 낮아지면 버스 용량과 구동 부품의 입력 용량에 누적된 전하가 실리콘 칩의 표면과 ADC의 접지 핀으로 흐른다.접지 결합 감지는 실리콘 조각의 직류 출력을 부품 핀의 안정적이고 소음이 없는 접지와 펄스로 격리시킨다.이러한 펄스의 폭은 방전 출력 단자의 수에 따라 달라질 것이다.이런 현상을'접지 반등'이라고 한다. 실리콘 칩의 직류 분량 전압은 지선과 일치하지 않을 뿐만 아니라 안정된 전압도 아니고 파동적이다. 전압 차이로 인해 입력 신호와 지선 사이에 소음이 발생하고 이 소음은 그림 7과 같이 다시 변환된다.

ATL

그림 7: 출력 콘덴서의 충전 및 방전에 필요한 전류는 실리콘 칩에서 노이즈를 발생시킵니다.


차등 입력이 있는 ADC의 경우 차등 입력 공통 모드 억제(CMR)가 이러한 문제를 해결할 수 있다고 생각할 수 있습니다.사실, 모든 회로의 공통 모드 억제는 노이즈 주파수가 증가함에 따라 점차 무력화됩니다. 특히 신호 주파수가 수백 KHZ를 초과하면 공통 모드 억제의 효과는 더 떨어집니다.이러한 접지 반사 펄스의 주파수는 일반적으로 출력 데이터의 주파수에 가깝고 빠른 전압 상승 시간은 더 높은 주파수에 해당하기 때문에 위의 고주파 신호 범위에 대한 CMR의 영향은 거의 없습니다.


그러므로 우리의 임무는 이런 충전과 방전 전류를 최소화하여 감응 소음을 최소화하는 것이다.


이러한 유형의 감지 노이즈를 줄이는 첫 번째 단계는 디지털 출력 핀의 커패시터 부하를 줄이는 것입니다. 이는 직접 ADC 출력으로 버스를 구동하는 것을 피해야 한다는 것을 의미합니다 (이것이 고속 ADC가 여전히 전통적인 삼태 출력 모드를 사용하는 이유입니다).작은 용량은 충전 과정에서 이동해야 하는 전하량이 줄어든다는 것을 의미하기 때문에 발생하는 감지 소음은 자연히 더 낮다.따라서 설계에서 매우 중요한 점은 구동되는 부품에 단일 저용량 입력 핀을 가지도록 시도하는 것이며, 부품의 입력단은 가능한 한 ADC의 출력 핀에 가까워야 한다.


그러나 어떤 경우에는 출력 용량을 발생하는 감지 소음을 제거할 수 있는 수준으로 낮추는 것은 불가능하다.ADC의 정밀도가 높을 때 참조 전압과 신호 전압이 낮고 샘플링률이 높을 때 특히 그렇다.이때 47-100옴의 저항기를 가능한 한 ADC 출력 핀에 가까운 위치에 직렬하는 것이 도움이 된다. 직렬 저항기는 ADC 출력 핀의 충전과 방전의 전류를 제한하고 칩의 소음을 낮출 수 있기 때문이다.그림 8 참조.


직렬 저항기가 ADC 디지털 출력 핀에 최대한 가까이 가지 않으면 ADC와 직렬 저항기 사이의 보드 대 보드 커패시터가 증가하여 원래 소음보다 높은 소음이 발생합니다.마찬가지로 모수 변환 장치의 정밀도가 높아지고 참조 전압과 신호 전압 레벨이 낮아지며 샘플링 비율이 높아지면 더욱 그렇다. 물론 이러한 디지털 전송선의 총 길이를 줄이기 위해 노력해야 한다.

ATL

그림 8: ADC 출력단의 직렬 저항은 출력 콘덴서가 충전되고 방전될 때 발생하는 소음을 낮출 수 있다


전면적으로 서술하다.


모든 신호 전송선은 전송선이다.회선의 길이가 일정한 임계값을 초과할 경우 반드시 회선을 전송회선으로 간주하여 신호가 왜곡되고 정시편차, 떨림과 소음을 피해야 한다.


신호의 주파수가 증가함에 따라 피부로 변하는 효과와 인접 효과는 선로 저항의 실제 분량(전저항)을 증가시킬 것이다.다른 회선이 전송선에 접근하거나 멀어지면 전송선의 저항이 상응하여 변화하여 전송선의 저항분포가 고르지 못하다.따라서 송전선로를 어떻게 처리하는지는 배선에서 매우 중요하다.반환 평면의 반환 경로도 마찬가지입니다.층간 용량은 산란 콘덴서에 의해 제거되지 않은 고주파 신호 분량을 우회할 수 있기 때문에 매우 중요하다.


일반적으로 ADC 구동 회로의 합리적인 설계와 출력 전류 감소는 회로 내부 성능을 손상시킬 수 있는 소음을 줄이는 데 도움이 될 것입니다.