정밀 PCB 제조, 고주파 PCB, 고속 PCB, 표준 PCB, 다중 계층 PCB 및 PCB 조립.
위상배열 레이더 시스템은 여러 개의 발사와 수신 통로를 가지고 있다.이전에는 이 시스템들이 별도의 송신 및 IC 수신 칩(IC)을 사용하여 구축되었습니다.이들 시스템은 PCB 회로를 보내는 DAC(디지털 모드 변환기)와 수신(Rx) 회로의 ADC(디지털 모드 변환기)에 각각 별도의 칩을 사용한다.이러한 개별 솔루션은 많은 시스템을 크기가 크고 비용이 많이 들고 전력 소비량이 높기 때문에 필요한 기능을 수행하는 데 필요한 채널 수를 확보할 수 있습니다.제조 및 교정 프로세스가 복잡하기 때문에 이러한 시스템은 일반적으로 출시에 오랜 시간이 걸립니다.그러나 최근에는 완전히 다른 것으로 여겨졌던 많은 기능을 하나의 IC에 통합하는 통합 트랜시버를 사용하는 방법이 등장했습니다.이러한 IC는 크기가 작고, 전력 소비량이 낮으며, 비용이 적게 들고, 채널 수가 높으며, 출시 시간이 짧은 위상배열 레이더 시스템을 구현하는 데 도움이 된다.
통합 트랜시버는 ADI의 ADRV9009 트랜시버와 같은 다양한 기능을 단일 IC에 통합합니다(그림 1).DAC, ADC, 본진 주파수 합성기, 마이크로프로세서, 믹서 등의 기능을 12mm * 12mm의 단일 슬라이스에 통합합니다.또한 두 개의 수신 채널과 두 개의 송신 채널, 여러 개의 디지털 신호 처리(DSP) 구성 요소를 통합하여 시스템에 필요한 순간 대역폭을 제공합니다.고객의 소프트웨어 플랫폼에서 트랜시버를 조작할 수 있는 애플리케이션 프로그래밍 인터페이스(API)도 제공된다.슬라이스의 프런트엔드 네트워크를 사용하여 이득 및 감쇠 제어를 수행할 수 있습니다.내장된 초기화 및 추적 교정 루틴은 많은 통신 및 군사 응용 프로그램에 필요한 성능을 제공합니다.
이러한 통합 트랜시버는 REF_CLK라는 참조 클럭 신호를 주입하여 송신기 및 수신기에 필요한 모든 클럭 신호를 생성할 수 있습니다.그런 다음 칩 잠금 고리 (PLL) 는 DAC/ADC 샘플링, LO 생성 및 마이크로프로세서 시계에 필요한 모든 시계를 합성합니다.내부 LO 위상 노이즈가 고객의 애플리케이션 요구 사항을 충족하지 못할 경우 사용자는 외부에서 저위상 노이즈 LO를 주입할 수 있습니다.
트랜시버의 데이터는 표준화된 JESD204b 고속 직렬 데이터 인터페이스를 통해 전송됩니다.이 인터페이스는 대량의 데이터를 동시에 수신하고 발송할 수 있습니다.새로운 통합 트랜시버 솔루션은 인터페이스 IP를 제공하고 출시 시기를 앞당길 수 있도록 도와줍니다.확실성 지연 및 데이터 동기화가 필요한 경우 내장된 다중 칩 동기화(MCS) 기능을 사용하여 초기 채널 정렬 시퀀스(ILAS) 1의 주요 타이밍 참조로 SYS_REF 신호를 보낼 수 있습니다.
또한 내장 RFPLL 위상 동기화 피쳐를 사용하여 송신 또는 수신 채널의 LO 위상을 주 참조 위상에 비해 확실하도록 설정할 수 있습니다.MCS 및 RFPLL 위상 동기화 기능을 사용하여 구성 요소, 주파수 튜닝을 초기화하거나 트랜시버 채널을 켜거나 끌 때 위상을 맞출 수 있습니다.그림 2는 새로운 통합 트랜시버의 예를 보여줍니다. 이 트랜시버는 확실한 위상을 제공하고 이 모든 기능을 지원합니다.
그림 2: 내장된 RFPLL 위상 동기화 기능을 통해 시스템과 기본 참조 소스 사이에 확실한 위상 관계가 존재합니다.
여러 개의 통합 트랜시버를 사용하여 시스템에 두 개 이상의 트랜시버와 두 개의 송신기가 필요한 경우 사용자는 여전히 여러 개의 통합 트랜시버를 사용할 수 있으며 단일 장치의 수신 및 송신 채널에서 구현되는 작은 크기의 혜택을 누릴 수 있습니다.이 기술의 예는 그림 3과 같습니다.동시 SYS_REF 펄스를 사용하여 여러 통합 트랜시버를 동기화하면 모든 IC의 내부 디퓨저를 동시에 트리거할 수 있습니다.이러한 SYS_REF 펄스는 IC 간의 경로 길이 불일치로 인한 지연 변동을 보상하는 프로그래밍 가능한 지연이 있는 클럭 칩 또는 베이스밴드 프로세서에 의해 방출될 수 있습니다.따라서 여러 칩과 여러 LO에 걸친 데이터 경로가 결정적으로 지연될 수 있습니다.
그림 3: 여러 개의 통합 트랜시버를 사용하여 시스템의 채널 수를 늘릴 수 있습니다.
통합 트랜시버는 위상배열 레이더의 백본이다. 위상배열 레이더 플랫폼의 백본이 되는 동시 통합 트랜시버를 사용하여 채널 수를 늘린다.위상 및 폭에 맞는 송신 및 수신 채널과 결합할 때 여러 개의 통합 트랜시버를 사용하면 시스템 수준의 동적 범위, 잡음 및 위상 잡음을 개선할 수 있습니다.
수동 제어 발진기(NCO) 및 디지털 상 인버터 또는 디지털 하 인버터(DDC)와 같은 슬라이스의 DSP 기능은 이제 단일 IC2 내에서 시스템 수준의 분산 제거 방법을 사용할 수 있습니다.
여러 개의 통합 트랜시버를 사용하여 트랜시버 채널을 조합함으로써 시스템 수준의 노이즈 스펙트럼 밀도(NSD) 및 분산 성능을 향상시킵니다.이 조치는 시스템의 효과적인 배경 소음을 낮추고 채널의 모든 기능을 유지함으로써 위상 배열 레이더 시스템의 동적 범위를 향상시킵니다.그림 4는 최대 8개의 통합 트랜시버 수신 채널을 통합하여 위상 배열 시스템의 자릿수를 효과적으로 늘린 후 얻은 시스템 수준 측정 결과를 보여줍니다.한 채널에서 여덟 채널로 증가하면 NSD와 각 그림의 빨간색 선으로 표시된 계산된 베이스 노이즈가 6dB 증가합니다.총 8개의 채널이 있지만 8개의 채널을 생성하는 데 사용되는 4개의 통합 트랜시버 중 4개의 서로 다르고 관련이 없는 LO(NLO=4)만 있기 때문입니다.따라서 다음과 같은 기능이 향상되었습니다.
얻은 결과는 통합 트랜시버가 제공한 실험 결과와 비슷하다.또한 중복 이미지 주파수는 상관 없는 방식으로 집계되어 시스템 수준의 분산 성능을 향상시킵니다.채널 수가 증가함에 따라 확장 가능한 시스템을 위한 성능이 더욱 향상됩니다.
그림 4: ADRV9009 통합 트랜시버 통합 수신 채널을 사용하면 노이즈 스펙트럼 밀도를 낮추고 동적 범위를 향상시킬 수 있습니다.
그림 5: 내부 LO를 사용할 때 다중 ADRV9009 송신 채널을 통합하면 시스템 수준의 위상 잡음 성능이 향상됩니다.외부 LO를 주입하면 서브어레이의 초기 위상 노이즈가 향상됩니다.
NCO, 디지털 컨버터 및 DUC/DDC와 같은 통합 DSP 기능은 디지털 도메인에서 베이스밴드 이동 및 주파수 이동을 가능하게 하며, 이를 통해 다중 채널, 통합 트랜시버 기반 위상 배열 레이더 시스템 Shaping에서 디지털 빔을 가능하게 합니다.여러 기능을 단일 IC에 통합한 후, 이 시스템은 이제 많은 관련 위상 배열 응용 프로그램에서 통합 트랜시버를 사용하여 안테나 격자 간격을 만들 수 있습니다.더 많은 트랜시버를 사용하여 채널 수를 늘리면 일반적으로 빔을 줄일 수 있지만 더 큰 시스템을 만들 수 있습니다.그러나 이제 여러 기능이 하나의 IC에 통합되어 시스템이 과거보다 더 작아지고 있습니다.MATLAB® 아날로그 방사선 모드를 사용한 후, 그림 6은 채널 수가 8개에서 1024개로 증가했을 때 빔이 어떻게 좁아졌는지, 이론적인 파판 진폭이 어떻게 깊어졌는지 보여준다.실제 출력 0점은 안테나 설계에서 결정됩니다.
결론적으로, 단일 IC에 다양한 디지털 및 아날로그 기능을 통합하면 더 작은 위상 배열 레이더 시스템을 구현할 수 있습니다.이러한 시스템은 시스템 사양에 따라 디지털 빔 형성과 혼합 빔 형성의 구현을 지원합니다.ADI의 ADRV9009를 사용하면 시스템 수준의 성능 향상이 가능하다는 것이 입증되었습니다.이러한 통합 디바이스를 사용하면 많은 새 시스템에서 동일한 하드웨어를 사용하여 여러 어플리케이션을 실행할 수 있습니다.
