Technologie PCB - Résumé de l'Ingénieur: Protel Encyclopedia of Technology (II)

1. Capacité parasite poreuse

Le via lui - même a une capacité parasite à la masse. Si l'on sait que le diamètre du trou isolé sur la couche de masse du trou percé est D2, que le diamètre du plot percé est D1, que l'épaisseur de la carte PCB est t et que la permittivité diélectrique du substrat de la carte est islaµ, la capacité parasite du trou percé est approximativement:

C = 1,41 île td1 / (D2 - D1)

L'effet principal de la capacité parasite poreuse sur le circuit est de prolonger le temps de montée du signal et de réduire la vitesse du circuit. Par example, pour un PCB de 50 mil d'épaisseur, si l'on utilise un trou de porosité de 10 mil de diamètre intérieur, de 20 mil de diamètre de Plot et de 32 mil de distance entre le Plot et la zone de cuivre à la masse, on peut utiliser la formule ci - dessus pour approximer le trou de porosité. La capacité parasite est approximativement: C = 1,41x4,4x0050x0020 / (0032 - 0020) = 0517 PF, Les variations de temps de montée induites par cette partie de la capacité sont: T10 - 90 = 2.2c (Z0 / 2) = 2.2x0517x (55 / 2) = 31.28ps. De ces valeurs, on peut voir que si l'effet du retard de montée dû à la capacité parasite d'un seul Pore n'est pas évident, Les concepteurs doivent quand même y réfléchir attentivement s'ils utilisent plusieurs pores pour Commuter entre les couches dans une trace.

Deuxièmement, l'inductance parasite de la porosité

De même, il existe des capacités parasites ainsi que des porosités. Dans la conception de circuits numériques à grande vitesse, les dommages causés par l'inductance parasite d'un trou dépassé ont tendance à être supérieurs à l'effet de la capacité parasite. Son Inductance série parasite affaiblit la contribution du condensateur de dérivation, affaiblissant l'effet de filtrage de l'ensemble du système électrique. Nous pouvons simplement calculer l'inductance parasite de la porosité excessive avec la formule suivante:

L = 5,08 H [Ln (4h / d) + 1], où l représente l'inductance de la porosité, h la longueur de la porosité et d Le diamètre du trou central. Il ressort de la formule que le diamètre des pores sur - percés a moins d'influence sur l'inductance, tandis que la longueur des pores sur - percés a le plus d'influence sur l'inductance. Toujours en utilisant l'exemple ci - dessus, l'inductance de la porosité peut être calculée comme suit: l = 5,08 x 0050 [Ln (4x0050 / 0010) + 1] = 1015 NH. Si le temps de montée du signal est de 1 NS, son impédance équivalente est: XL = Íl / T10 - 90 = 3,19. Cette impédance n'est plus ignorée lorsqu'un courant haute fréquence passe. Il est à noter en particulier que lors de la connexion du plan d'alimentation et du plan de masse, le condensateur de dérivation doit traverser deux perçages, de sorte que l'inductance parasite des perçages augmente exponentiellement.

3. Conception de perçage dans le PCB à grande vitesse

Grâce à l'analyse ci - dessus des caractéristiques parasitaires des porosités, nous pouvons voir que dans la conception de PCB à grande vitesse, les porosités apparemment simples ont tendance à avoir un impact négatif important sur la conception du circuit. Afin de réduire les effets néfastes causés par les effets parasites des porosités excessives, il est possible de faire les choses suivantes dans la conception:

1. Choisissez une taille raisonnable par la taille en tenant compte du coût et de la qualité du signal. (par exemple, 6 - 10 étages)

Pour la conception de PCB de module de mémoire, il est préférable d'utiliser 10 / 20mil (perçage / PAD) sur - trou. Pour certaines plaques de petite taille à haute densité, vous pouvez également essayer d'utiliser un trou de 8 / 18mil. Dans les conditions techniques actuelles, il est difficile d'utiliser de plus petits pores. Pour une alimentation électrique ou un trou de mise à la terre, une taille plus grande peut être envisagée pour réduire l'impédance.

2. Les deux formules discutées ci - dessus peuvent conclure que l'utilisation d'un PCB plus mince favorise la réduction des deux paramètres parasites de la porosité excessive

3. Essayez de ne pas modifier le nombre de couches de traces de signal sur la carte PCB, c'est - à - dire essayez de ne pas utiliser de trous excessifs inutiles.

4. Les broches pour l'alimentation et la mise à la terre doivent être percées à proximité, et les broches entre les trous et les broches doivent être aussi courtes que possible, car elles seront

Provoque une augmentation de l'inductance. Dans le même temps, les cordons d'alimentation et de mise à la terre doivent être aussi épais que possible pour réduire l'impédance.

5. Placez quelques Vias à la terre près des Vias de la couche de signal pour fournir la boucle la plus proche pour le signal. Il est même possible de placer un grand nombre de trous de mise à la terre redondants sur la carte PCB. Bien sûr, le design doit être flexible. Le modèle de perçage discuté précédemment est le cas où il y a des plots sur chaque couche. Parfois, nous pouvons réduire ou même enlever le rembourrage de certaines couches. En particulier lorsque la densité de pores est très élevée, elle peut conduire à la formation de rainures de rupture de l'anneau de séparation dans la couche de cuivre. Pour résoudre ce problème, en plus de déplacer l'emplacement des pores, nous pouvons également envisager de placer les pores sur la couche de cuivre. La taille des plots est réduite.

Question: pourquoi les symboles copiés à partir d'un fichier word ne s'affichent - ils pas correctement dans Protel?

Re: Êtes - vous dans un environnement Sch ou dans un environnement PCB? Il y avait des caractères spéciaux qui ne pouvaient pas être affichés dans l'environnement PCB, car ces mots étaient conservés à l'époque.

Question: le nom du réseau est le même que le nom du port, puis - je me connecter dans un PCB?

Réponse: Oui, Protel peut générer des réseaux de plusieurs façons. Lorsque vous utilisez des ports dans un diagramme hiérarchique, chaque diagramme peut utiliser le même nom net et ils ne se connecteront pas car le nom du réseau est le même. Mais s'il vous plaît ne pas utiliser le port d'alimentation, car il est mondial.

Question: pourquoi les propriétés de pad ont - elles changé lorsque j'importe un fichier Pads dans PROTEL99se?

Fu: cela est principalement dû à la différence entre les deux logiciels et chaque version, souvent simplement ajustée manuellement.

Q: s'il vous plaît Yang daxia: Pourquoi ne puis - je pas modifier les propriétés dans Protel après avoir converti le schéma logique de l'alimentation en Protel via un logiciel? Si je le modifie, est - ce soit irréaliste, soit une propriété entièrement affichée? Merci beaucoup!

Complexe: si tout est affiché, vous pouvez effectuer des modifications globales et afficher uniquement les pièces dont vous avez besoin.

Question: Quel est le principe de la pose du cuivre?

Complexe: le cuivre doit généralement être posé à plus de 2 fois la distance de sécurité. C’est une connaissance générale de la mise en page. » D: W4 K: B * w * G5 i) e

Question: y a - t - il des améliorations dans la disposition automatique du Potel DXP? Lors de l'importation d'un package, peut - il être organisé automatiquement en fonction de la disposition du schéma? \ B "- 1 N3 Q7 J - V (Q8 n: w)

Re: la mise en page PCB et la mise en page schématique ne sont pas nécessairement intrinsèquement liées. Par conséquent, Potel DXP ne suit pas automatiquement la disposition schématique lors de la mise en page automatique. (une classe d'éléments établie à partir d'un sous - schéma peut aider une disposition de PCB à se connecter selon un schéma).

Question: Où puis - je acheter des données pour l'analyse de l'intégrité du signal?

Re: le logiciel Protel est équipé d'un manuel détaillé d'analyse de l'intégrité du signal.

Question: pourquoi le cuivre? Quelle est la taille de ce fichier? Y a - t - il un moyen?

Complexe: la quantité de données de placage de cuivre est compréhensible. Mais s'il est trop grand, votre configuration pourrait ne pas être scientifique.

0 B 'f% H% ` 6 heures

Q: y a - t - il un moyen de faire zoomer les symboles graphiques du schéma?

Réponse: Non.

Question: les simulations Protel peuvent être utilisées pour des démonstrations de principe et de bons résultats peuvent être obtenus si un modèle détaillé est disponible

Complexe: les simulations Protel sont entièrement compatibles avec les modèles spice. Les modèles Free Spice peuvent être obtenus auprès du fabricant de l'appareil pour la simulation. Protel propose également des méthodes de modélisation avec une connaissance professionnelle de la simulation, capable de construire des modèles efficaces.

Q: si beaucoup de choses semblent manquer après la sinisation, comment ajouter des caractères chinois dans 99se! 3 - 28 14: 17: 0 mais il manque beaucoup de fonctionnalités!

Fu: il se peut que la version chinoise soit incorrecte.

Question: comment faire un rembourrage avec un trou de 2 * 4mm et un diamètre extérieur de 6mm?

Complexe: les dimensions des trous carrés sont marquées sur la couche mécanique. Communiquer les exigences spécifiques avec les fabricants de plaques.

Question: Je sais, mais comment Connecter l'alimentation et la terre à la couche interne. Il n'y a pas de table réseau, s'il y a une table réseau, il n'y a pas de problème 4x * ^! S. CC {

Complexe: générer une connexion réseau à l'aide de from to Class

Q: Je voudrais demander comment faire un coussin ovale en 99se? La méthode de placement des plots continus n'est pas souhaitable et les fabricants de cartes ne sont pas satisfaits. Puis - je ajouter cet élément de configuration dans la prochaine version?

Complexe: lors de la construction d'un composant de bibliothèque, vous pouvez utiliser des pixels sans Plot pour former la forme de Plot souhaitée. Faites - les avoir les mêmes propriétés réseau pendant le processus de conception de PCB. Nous pouvons vous conseiller Protel.

Question: comment obtenir les bibliothèques précédentes de principes et de PCB gratuitement

Re: ensuite, vous pouvez télécharger à partir de www.protel.com

Question: Je viens de mentionner comment écrire des mots creux (et non des plaques de cuivre) sur une plaque de cuivre. Les experts ont répondu qu'il a été écrit en premier, puis cuivré, puis les mots ont été supprimés. Cependant, j'ai essayé et après avoir supprimé ces mots, ils ne sont pas vides., Est recouvert de cuivre, je peux demander aux experts, s'ils se trompent, pouvez - vous essayer?

Re: le mot doit utiliser la méthode fournie par PROTEL99se pour placer le chinois, puis supprimer le mot chinois (anglais) du composant, (car il s'agit d'un composant), définir l'espace de sécurité à 1mil, puis verser le cuivre, puis déplacer le cuivre. Le programme demandera si le cuivre est recouvert à nouveau et répondra non.

Question: Quel est l'ordre des broches des éléments lorsque vous dessinez un schéma?

Complexe: lors de la construction de la galerie de principes, il existe une fonction de vérification puissante qui vérifie les numéros de série, les répétitions, les omissions, etc. vous pouvez également utiliser la fonction de disposition de tableau pour placer des broches régulières une fois pour toutes.

Problème: après le câblage automatique protel99se6, il y aura un câblage encombré près des broches du bloc intégré, comme des bavures et parfois même un câblage triangulaire, ce qui nécessite beaucoup de correction manuelle. Comment éviter ce problème?

Complexe: configuration rationnelle de la grille des composants, ré - optimisation du câblage.

Q: J'ai dessiné un diagramme avec Protel et après avoir été modifié à plusieurs reprises, j'ai trouvé que la taille du fichier était grande (gonflée), puis exportée avant d'être importée et que la taille du fichier était beaucoup plus petite. Y a - t - il d'autres façons de rationaliser les fichiers?

Fu: En fait, la pose de cuivre de Protel à ce moment - là était due à la composition de la ligne. La fonction "arrosage" de Pads n'est pas disponible en raison de problèmes de propriété intellectuelle, mais elle a l'avantage de supprimer automatiquement "Dead Copper". Comme le fichier est volumineux, vous pouvez le compresser avec winzip et il sera très petit. Cela n'affectera pas la livraison de vos fichiers.

Question: s'il vous plaît: sur le même fil, comment faire différentes parties ont des largeurs différentes et semblent continues et belles? Merci beaucoup!

Re: cela ne peut pas être fait automatiquement, vous pouvez le faire en utilisant des astuces d'édition.

Liam demande: Comment diviser un arc en plusieurs parties égales?

Fonglin 163 répondit: avec la connaissance traditionnelle de la géométrie. L’eda n’est qu’un outil.

Problème: le HDL utilisé dans Protel est un VHDL normal

Complexe: Protel PLD non, Protel FPGA Oui.

Problème: le cuivre est posé après que les larmes aient été remplies. Parfois, la grille sera incomplète. Que dois - je faire?

Fu: C'est parce que vous avez mis en place une zone d'isolation pendant que vous remplissiez vos larmes. Il vous suffit de faire attention aux distances de sécurité et aux zones isolées. Il peut également être réparé.

Q: est - il possible de fabriquer des coussins asymétriques? Lorsque vous faites glisser le câblage, les lignes connectées conservent - elles leur angle d'origine et glissent - elles ensemble?

Complexe: un rembourrage asymétrique peut être réalisé. Lorsque vous faites glisser le câblage, vous ne pouvez pas faire glisser les lignes connectées ensemble à l'angle d'origine.

Question: Protel finira - t - il par atteindre les mêmes résultats que le logiciel EDA haut de gamme?)

Complexe: dépend de la conception.

Question: l'effet de câblage automatique du Protel DXP peut - il atteindre le niveau d'accel d'origine?

Re: il n'y a rien de pire que le passé.

Q: la fonction PLD de Protel ne semble pas prendre en charge le langage HDL populaire?

Re: le langage cupl utilisé par Protel PLD est également un langage HDL. La prochaine version peut être saisie directement en langage VHDL.

Q: Quelles sont les exigences matérielles pour la fonctionnalité 3D dans les PCB?

Complexe: nécessite le support d'opengl.1

Question: comment mettre le câblage de mon disque dur physique dans mon ordinateur rapidement et complètement?

Re: le moyen le plus rapide est de scanner, puis de convertir en fichier film avec le programme bmp2pcb, puis de modifier, mais la précision de votre PCB doit être supérieure à 0,2 mm. Le logiciel bmp2pcb peut être téléchargé sur 21ic et votre carte doit être très lumineuse avec du papier sablé pour réussir.

Question: comment définir le nom du réseau des contacts du circuit lorsque vous dessinez directement un PCB?

Re: défini dans la boîte de dialogue d'édition réseau.)

Question: comment faire un affichage d'ouverture ou une marque de symbole dans les données faites, identique à un Allegro

Complexe: il y a quelques options dans la sortie qui peuvent générer des statistiques de forage et divers symboles de trou.

Problème: la fonction de verrouillage du câblage automatique n'est pas facile à utiliser et certains systèmes sont redistribués. Je ne sais pas ce qui s'est passé?

Re: la dernière version n'a pas ce problème.

Question: comment réaliser un retournement intégral de plusieurs périphériques d'origine

Copier: Sélectionnez les pièces que vous souhaitez retourner en une seule fois.

Problème: la version de P99 que j'utilise se bloque après l'ajout des caractères chinois. Quelle est la raison?

Re: devrait être causé par la version D.

Question: comment ouvrir un fichier powpcb avec Protel?

Re: commencez par créer un nouveau fichier PCB, puis utilisez la fonction d'importation pour y accéder.

Question: Comment importer des fichiers gerber à partir de Protel99

Re: Protel PCB ne peut importer que son propre Gerber, tandis que Protel Cam peut importer d'autres formats de gerber.

Question: comment changer la partie fine de la piste PCB en ligne épaisse

Réponse: Double - cliquez sur modifier + modifier globalement. Faites attention aux conditions de correspondance. Modifiez les règles pour les adapter à la nouvelle largeur de ligne.

Q: comment modifier la taille des plots dans un boîtier de circuit intégré? Comment le configurer en cas de modification globale?

Copier: sélectionner tout pour une édition globale

Q: comment modifier la taille des plots dans un boîtier de circuit intégré?

Complexe: modification de la taille des plots dans un boîtier de circuit intégré dans une bibliothèque, il est bien connu qu'elle peut également être modifiée sur une carte PCB. (d'abord déverrouillé dans les caractéristiques des composants). « et

Question: est - il possible de modifier ou de supprimer certaines parties du symbole du composant lors de la création d'un PCB?

Complexe: supprime le verrouillage de l'élément dans les propriétés de l'élément, vous pouvez modifier les éléments dans le PCB et cela n'affecte pas les éléments de la bibliothèque.

Problème: Les Plots sont des fils de terre. Après la mise à la terre, comment définir la largeur de connexion entre les Plots et la terre

Complexe: définir la méthode de connexion aux Plots avant d'envelopper le sol

Question: Pourquoi changer 99se au format projet lors du stockage?