p>Avec l'augmentation de la viteArt.se et de la densité du commutateur de sortie IC
PCB Board, L'intégrité du signal est devenue l'un des problèmes les plus importants dans les communications numériques à grande vitesse. PCB Design. Paramètres des composants et PCB Boards, Et la disposition des composants PCB Board , Le câblage des lignes de signalisation à grande vitesse et d'autres facteurs entraîneront des problèmes d'intégrité du signal..
Pour PDisposition CB, L'intégrité du signal exige une disposition de la carte qui n'affecte pas le timing ou la tension du signal., Pour le câblage électrique, Exigences relatives à l'intégrité du signal, Stratégie de placement, Et informations de routage. Vitesse élevée du signal sur PCB, Montage du terminal mal placé, Ou un câblage incorrect du signal à grande vitesse peut causer des problèmes d'intégrité du signal, Cela peut entraîner une sortie incorrecte du système, Le circuit ne fonctionne pas correctement, même pas du tout. Il est devenu un point chaud de la recherche de tenir pleinement compte de l'intégrité du signal et de prendre des mesures de contrôle efficaces dans le processus de conception. PL'industrie du design CB d'aujourd'hui.
1.. Signal integrity issues
Good signal integrity means that the signal responds with the correct timing and voltage level values when needed. Au contraire., Des problèmes d'intégrité du signal peuvent survenir lorsque le signal ne répond pas correctement.. Les problèmes d'intégrité du signal peuvent causer ou directement causer une distorsion du signal, Erreur de synchronisation, Données d'erreur, Adresse et ligne de contrôle, Et défaillances du système, Même un crash du système. Résultant d'une combinaison de facteurs. Vitesse de commutation de l'IC, Montage du terminal mal placé, Ou un mauvais routage des signaux à grande vitesse peut causer des problèmes d'intégrité des signaux. Les principaux problèmes d'intégrité du signal sont les suivants:, Réflexion, Bruit de commutation synchrone, Oscillation, Rebond au sol, Crosstalk, Attendez..
2.......... Definition of Signal Integrity
Signal integrity refers to the ability of the signal to respond with the correct timing and voltage in the circuit. C'est un état dans lequel le signal n'est pas endommagé. Il indique la qualité du signal sur la ligne de signal.
2.1 Delay
Delay means that the signal is transmitted at a limited speed on the wires of the PCB Board. Signal envoyé de l'émetteur au récepteur, Et il y a un retard de transmission. Le retard du signal affectera le timing du système, Le retard de propagation dépend principalement de la longueur du conducteur et de la constante diélectrique du milieu autour du conducteur.. Dans les systèmes numériques à grande vitesse, La longueur de la ligne de transmission du signal est le facteur direct qui influence la différence de phase de l'impulsion de l'horloge. La différence de phase d'une impulsion d'horloge est définie comme deux signaux d'horloge générés simultanément., Et ils n'arrivent pas au récepteur de façon synchrone. La différence de phase de l'impulsion de l'horloge réduit la prévisibilité de l'arrivée du bord du signal. Si la différence de phase d'impulsion de l'horloge est trop grande, Le récepteur produira un signal d'erreur. Comme le montre la figure 1, Le retard de la ligne de transmission est devenu une partie importante de la période d'impulsion de l'horloge.
2.2 Reflection
The reflection is the echo on the sub-transmission line. When the signal delay time (Delay) is much greater than the signal transition time (Transition Time), La ligne de signal doit être utilisée comme ligne de transmission. Lorsque l'impédance caractéristique de la ligne de transmission ne correspond pas à l'impédance de charge, part of the signal power (voltage or current) is transmitted to the line and reaches the load, Mais une partie de cela se reflète. Si l'impédance de charge est inférieure à l'impédance initiale, La réflexion est négative; Sinon, Les réactions sont positives. Variation géométrique de la trajectoire, Erreur de terminaison du câblage, Transmission par connecteur, Et les discontinuités dans le plan de puissance conduisent à cette réflexion.
2.3..... SSN
When many digital signals on the PCB are switched synchronously (such as the data bus of the CPU, Bus d'adresse, Attendez..), En raison de l'impédance sur les lignes électriques et au sol, Le bruit du commutateur de synchronisation sera généré, Le plan de mise à la terre rebondira sur le fil de terre. Noise (Rebond au sol). L'intensité du SSN et du rebond au sol dépend également de I/O caractéristiques des circuits intégrés, Impédance de la couche d'alimentation et de la couche plane PCB, Et la disposition et le câblage des équipements à grande vitesse PCB.
2.4. Crosstalk
Crosstalk is the coupling between two signal lines, L'inductance mutuelle et la capacité mutuelle entre les lignes de signalisation produisent du bruit sur les lignes. Courant de couplage inductif à couplage capacitif, Le couplage inductif produit une tension de couplage. Le bruit de Crosstalk provient du couplage électromagnétique entre les lignes de signal, Entre le système de signalisation et le système de distribution, Et entre les trous. Les conversations croisées peuvent entraîner une horloge incorrecte, Erreur intermittente de données, Attendez.., Influence sur la qualité de transmission des signaux adjacents. En fait,, Nous n'avons pas besoin d'éliminer complètement l'enchevêtrement croisé, Aussi longtemps que le système peut supporter. Paramètres pour PCouche noire de carbone, Distance entre les lignes de signalisation, Caractéristiques électriques des extrémités d'entraînement et de réception, La méthode de terminaison de base a une certaine influence sur les conversations croisées.
2.5 Overshoot and Undershoot
Overshoot is a peak or valley value exceeding the set voltage, Pour le bord ascendant, C'est la tension., Et le bord de descente, C'est la tension.. La descente est définie comme la prochaine Vallée ou crête d'onde qui dépasse la tension de réglage.. La diode de protection fonctionne en raison d'un dépassement, Cause son échec prématuré. Excessive undershoot can cause spurious clock or data errors (misoperations).
2.6 Ringing and Rounding
Oscillation is the repeated overshoot and undershoot. L'oscillation du signal est causée par l'inductance et la capacité de transition sur la ligne, Appartient à l'état sous - humide, Et les vibrations environnantes sont trop humides. Oscillations et oscillations circulaires, Comme un reflet., Est causée par de nombreux facteurs, Et l'oscillation peut être réduite par une terminaison appropriée, Mais pas complètement..
2.7 Ground bounce noise and return noise
When there is a large current surge in the circuit, Cela provoquera un bruit de rebond au niveau du sol. Par exemple:, Lorsque la sortie d'un grand nombre de puces est activée en même temps, Un grand courant transitoire s'écoulera à travers le plan d'alimentation de la puce et de la carte de circuit, L'Encapsulation des puces et l'alimentation électrique, l'inductance plane et la résistance peuvent causer le bruit de l'alimentation électrique, which creates voltage fluctuations and changes in the true ground plane (OV), Cela affecte le comportement des autres composants. Augmentation de la capacité de charge, Réduction de la résistance à la charge, Augmentation de l'inductance de mise à la terre, L'augmentation du nombre de dispositifs de commutation entraînera une augmentation du rebond au sol.. Due to the division of the ground plane (including power supply and ground), Par exemple:, Le plan au sol est divisé en plan au sol numérique, Analogique, Blindage, Attendez.., Lorsque le signal numérique atteint la zone de mise à la terre analogique, Le bruit de retour du plan au sol sera généré. De même,, Le plan d'alimentation peut également être divisé en 2.5 volts, 3.3 V, 5 volts, Attendez.. Donc,, À plusieurs tensions PCB Design, Une attention particulière doit être accordée au bruit de rebond et de retour au niveau du sol..
3. Signal integrity solutions
The signal integrity problem is not caused by a single factor, Mais cela est dû à de nombreux facteurs dans la conception au niveau du Conseil.. Les principaux problèmes d'intégrité du signal comprennent la réflexion, Sonnerie, ground bounce, crosstalk, Attendez.. Les principales discussions et réflexions sont les suivantes:.
3.1 Crosstalk Analysis
Crosstalk refers to the undesired voltage noise interference on adjacent transmission lines due to electromagnetic coupling when a signal propagates on a transmission line. Trop de conversations croisées peuvent déclencher une erreur de circuit, Le système ne fonctionne pas correctement. Parce que la taille du crosstalk est inversement proportionnelle à l'espacement des lignes, Il est proportionnel à la longueur parallèle de la ligne. Crosstalk varie en fonction de la charge du circuit. Pour la même topologie et le même câblage, Plus la charge est lourde, Plus le crosstalk est grand. Crosstalk est proportionnel à la fréquence du signal. Dans les circuits numériques, Le changement de bord du signal affecte le crosstalk. Plus vite les bords changent, Plus le crosstalk est grand.
Selon les caractéristiques de crosstalk ci - dessus, it can be summarized into the following methods to reduce crosstalk:
1) Reduce the transition rate of the signal edge if possible. Lors de la sélection du périphérique, Lorsque les spécifications de conception sont respectées, l'équipement lent doit être sélectionné autant que possible., Et éviter de mélanger différents types de signaux, Parce que les signaux qui changent rapidement peuvent présenter un risque de crosstalk pour les signaux qui changent lentement.
2) The crosstalk generated by capacitive coupling and inductive coupling increases with the increase of the load impedance of the interfered line, Par conséquent, la réduction de la charge peut réduire l'effet de l'interférence de couplage.
3) When the wiring conditions permit, Réduire au minimum la longueur parallèle entre les lignes de transmission adjacentes ou augmenter la distance entre les lignes de couplage capacitif qui peuvent se produire, such as using the 3W principle (the distance between traces must be a single trace width) 3 times or the distance between two traces must be greater than 2 times the width of a single trace). Une méthode plus efficace consiste à isoler le conducteur avec un fil de terre.
4) Inserting a ground wire between adjacent signal wires can also effectively reduce capacitive crosstalk. Tous les 1/4 longueurs d'onde.
5) It is difficult to suppress inductive coupling. Il est nécessaire de réduire au minimum le nombre de circuits, Réduire la surface de la boucle, Évitez que la boucle de signal partage la même section de fil.
6) The signal layer traces of two adjacent layers should be vertical, Les trajectoires parallèles doivent être évitées dans la mesure du possible afin de réduire les échanges entre couches..
7) The surface layer has only one reference layer, Le couplage du câblage de la couche superficielle est plus fort que celui de la couche intermédiaire.. Donc,, Les signaux plus sensibles au Crosstalk doivent être placés à l'intérieur autant que possible..
8) Through termination, Les extrémités distales et proximales de la ligne de transmission et l'impédance terminale correspondent à la ligne de transmission., Cela réduit considérablement les interférences de crosstalk et de réflexion.
3.2 Reflection Analysis
When the signal propagates on the transmission line, Chaque fois qu'un changement d'impédance est rencontré, La réflexion se produira. La principale méthode pour résoudre le problème de réflexion est l'appariement de l'impédance terminale..
1) Typical Transmission Line Termination Strategy
In high-speed digital systems, Un décalage d'impédance sur la ligne de transmission provoquera une réflexion du signal. La méthode de réduction et d'élimination de la réflexion consiste à faire correspondre l'impédance terminale à l'émetteur ou au récepteur en fonction de l'impédance caractéristique de la ligne de transmission., De sorte que le coefficient de réflexion de la source ou de la charge soit o. The length of the transmission line meets the following conditions and should use termination technology: L>tr/2tpd. Dans la formule, L est la longueur de la ligne de transmission; Tr est le temps de montée du signal source; TPD est le délai de transmission de la charge par Unit é de longueur de ligne de transmission. Deux stratégies sont généralement utilisées pour la terminaison de la ligne de transmission: l'impédance de la charge correspond à l'impédance de la ligne de transmission., C'est ça., Résiliation simultanée; Et l'impédance de la source correspond à l'impédance de la ligne de transmission, C'est ça., Terminal série.
2) PRésiliation parallèle
PLa terminaison parallèle consiste principalement à relier l'impédance de traction vers le haut ou vers le bas aussi près que possible de l'extrémité de charge pour obtenir l'appariement de l'impédance terminale..
3) Serial termination
Serial termination is achieved by inserting a resistor into the transmission line in series as close to the source as possible. Le terminal série doit correspondre à l'impédance de la source du signal.. La résistance de la résistance de série insérée plus l'impédance de sortie de la source d'entraînement doit être supérieure ou égale à l'impédance de la ligne de transmission.. This strategy suppresses the signal reflected back from the load by making the reflection coefficient at the source end (the load end inputs high impedance and does not absorb energy) and then reflects back from the source end to the load end.
3.2.2. Différentes technologies terminales Process Devices
The technical solutions of impedance matching and termination vary with the interconnection length and the series of logic devices in the circuit. La réflexion du signal ne peut être efficacement réduite que si des méthodes de terminaison correctes et appropriées sont utilisées dans des circonstances particulières.. En général, Pour CMOS process Driver Source, La valeur d'impédance de sortie est relativement stable et proche de la valeur d'impédance de la ligne de transmission., Par conséquent, l'application de la technologie des terminaux série dans les dispositifs CMOS donnera de meilleurs résultats. Lorsque la source d'entraînement du processus TTL est, l'impédance de sortie est différente lorsque la logique de sortie est haute et basse. En ce moment, C'est une meilleure stratégie d'utiliser le schéma parallèle de terminaison davinan. Les dispositifs ECL ont généralement une très faible impédance de sortie, Par conséquent, le circuit ECL utilise une résistance de terminaison descendante à l'extrémité de réception du circuit ECL pour absorber l'énergie.. Technologie générale des terminaux. Bien sûr., Les méthodes ci - dessus sont différentes. Différences de circuits spécifiques, Sélection de la topologie du réseau, Le nombre de charges reçues est tous les facteurs qui influent sur la politique de résiliation.. Donc,, Lors de la mise en œuvre d'un schéma de terminaison de circuit dans un circuit à grande vitesse, Il est nécessaire de tenir compte des circonstances particulières. Choisir un plan de résiliation approprié pour obtenir les meilleurs résultats de résiliation.
4. Signal integrity analysis and modeling
Reasonable circuit modeling and simulation is a common solution to signal integrity. Dans la conception de circuits à grande vitesse, L'analyse de simulation montre de plus en plus ses avantages. Il fournit aux concepteurs des résultats de conception précis et intuitifs, Cela facilite la détection précoce des problèmes et la modification en temps opportun., Réduire le temps de conception et les coûts de conception. Il existe trois modèles couramment utilisés:PModèle de glace, Modèle Ibis, Modèle verilog - a. SPIce est un puissant simulateur de circuit analogique universel. Il se compose de deux parties: l'équation du modèle et le modèle PParamètres. Parce que les équations du modèle sont fournies, SPLe modèle Ice est étroitement lié à l'algorithme du simulateur, Et peut obtenir une meilleure efficacité d'analyse et des résultats d'analyse; Le modèle Ibis est spécialement conçu pour PCB Board Niveau et niveau du système. Modèle analytique. Il prend la forme de I/V et V/Tableau I décrivant les caractéristiques des circuits intégrés numériques/O Unit é et broche. L'analyse du modèle Ibis dépend principalement du nombre de points de données et 1/V et V/Tableau t. Et SPModèle de glace, Faible calcul du modèle Ibis. Assurer
PCB Board Bonne intégrité du signal, Il est nécessaire de combiner les facteurs d'influence, Disposition et câblage raisonnables, Pour améliorer les performances du produit.
